# Rec'd PCT/PT® 12 JAN 2005 (12)特許協力条約に基づいて公開された国際出願

## (19) 世界知的所有権機関 国際事務局



## 

## (43) 国際公開日 2004年11月25日(25.11.2004)

## **PCT**

## (10) 国際公開番号

(51) 国際特許分類7:

WO 2004/102811 A1

H03M 13/09, 13/19

(21) 国際出願番号:

PCT/JP2004/005562

(22) 国際出願日:

2004年4月19日(19.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-133941 2003年5月13日(13.05.2003) 2003年8月18日(18.08.2003) 特願2003-294383

(71) 出願人 (米国を除く全ての指定国について): ソニー 株式会社 (SONY CORPORATION) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号 Tokyo (JP).


(72) 発明者; および

- |発明者/出願人 (米国についてのみ): 横川 峰志 (75) (YOKOKAWA, Takashi) [JP/JP]; 〒1410001 東京都品 川区北品川6丁目7番35号 ソニー株式会社内 Tokyo (JP). 宮内 俊之 (MIYAUCHI, Toshiyuki) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号 ソニー株式会社内 Tokyo (JP). 飯田 康博 (JIDA, Yasuhiro) [JP/JP]: 〒1410001 東京都品川区北品川 6丁目7番35号 ソニー株式会社内 Tokyo (JP).
- (74) 代理人: 稲本 義雄 (INAMOTO, Yoshio); 〒1600023 東 京都新宿区西新宿7丁目11番18号 711ビル ディング 4 階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR,

/続葉有/

(54) Title: DECODING DEVICE, DECODING METHOD, AND PROGRAM

(54) 発明の名称: 復号装置および復号方法、並びにプログラム



321...CONTROL SECTION 314...CYCLIC SHIFT CIRCUIT A...MEMORY FOR RECEPTION DATA 318...RECEPTION LLR 320...CYCLIC SHIFT CIRCUIT

(57) Abstract: There are provided a decoding device, a decoding method, and a program for realizing decoding of the LDPC code capable of suppressing the circuit size, suppressing the operation frequency to a sufficiently realizable range, and easily controlling memory access. The inspection matrix of the LDPC code is composed of a combination of a unit matrix  $p \times p$ , the unit matrix in which one or more 1 have become 0, their cyclic shifts, a sum of them, and a 0 matrix of p x p. A check node calculation section (313) simultaneously performs P check node calculations while a variable node calculation section (319) simultaneously performs P variable node calculations.

(57) 要約: 本発明は、回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアクセスの制御も 容易に行うことができるLDPC符号の復号を実現する復号装置および復号方法、並びにプログラムに関する。LDPC 符号の検査行列は、P×Pの単位行列、その単位行列の1のうちの1個からから数個が0になった行列、それらのサ イクリックシフト、それ

BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG,

KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

### 明細書

復号装置および復号方法、並びにプログラム

## 技術分野

5 本発明は、復号装置および復号方法、並びにプログラムに関し、特に、低密度 パリティ検査符号(LDPC 符号)による符号化が施された符号の復号を行う復号 装置および復号方法、並びにプログラムに関する。

## 背景技術

10 近年、例えば、移動体通信や深宇宙通信といった通信分野、及び地上波又は衛星ディジタル放送といった放送分野の研究が著しく進められているが、それに伴い、誤り訂正符号化及び復号の効率化を目的として符号理論に関する研究も盛んに行われている。

符号性能の理論的限界としては、いわゆるシャノン(C. E. Shannon)の通信 B符号化定理によって与えられるシャノン限界が知られている。符号理論に関する研究は、このシャノン限界に近い性能を示す符号を開発することを目的として行われている。近年では、シャノン限界に近い性能を示す符号化方法として、例えば、並列連接畳み込み符号(PCCC(Parallel Concatenated Convolutional Codes))や、縦列連接畳み込み符号(SCCC(Serially Concatenated

20 Convolutional Codes))といった、いわゆるターボ符号化(Turbo coding)と呼ばれる手法が開発されている。また、これらのターボ符号が開発される一方で、古くから知られる符号化方法である低密度パリティ検査符号(Low Density Parity Check codes)(以下、LDPC符号という)が脚光を浴びつつある。

LDPC符号は、R. G. Gallagerによる「R. G. Gallager, "Low

- 25 Density Parity Check Codes", Cambridge, Massachusetts: M. I.
  - T. Press, 1963」において最初に提案されたものであり、その後、「D. J.
  - C. MacKay, "Good error correcting codes based on very sparse

20

25

matrices", Submitted to IEEE Trans. Inf. Theory, IT-45, pp. 399-431, 1999 J ♦ 「M. G. Luby, M. Mitzenmacher, M. Shokrollahi and D. A. Spielman, "Analysis of low density codes and improved designs using irregular graphs", in

2

Proceedings of ACM Symposium on Theory of Computing, pp. 249-258, 1998」等において再注目されるに至ったものである。

LDPC 符号は、近年の研究により、ターボ符号等と同様に、符号長を長くして いくにしたがって、シャノン限界に近い性能が得られることがわかりつつある。 また、LDPC 符号は、最小距離が符号長に比例するという性質があることから、

その特徴として、ブロック誤り確率特性がよく、さらに、ターボ符号等の復号特 10 性において観測される、いわゆるエラーフロア現象が殆ど生じないことも利点と して挙げられる。

以下、このような LDPC 符号について具体的に説明する。なお、LDPC 符号は、 線形符号であり、必ずしも2元である必要はないが、ここでは、2元であるもの として説明する。

LDPC 符号は、その LDPC 符号を定義する検査行列 (parity check matrix) が 疎なものであることを最大の特徴とするものである。ここで、疎な行列とは、行 列のコンポーネントの"1"の個数が非常に少なく構成されるものであり、疎な検 · 査行列を H で表すものとすると、そのような検査行列としては、例えば、図1 に示すように、各列のハミング重み ("1"の数) (weight)が"3"であり、且つ、 各行のハミング重みが"6"であるもの等がある。

このように、各行及び各列のハミング重みが一定である検査行列Hによって 定義される LDPC 符号は、レギュラーLDPC 符号と称される。一方、各行及び各列 のハミング重みが一定でない検査行列 H によって定義される LDPC 符号は、イレ ギュラーLDPC 符号と称される。

このような LDPC 符号による符号化は、検査行列 H に基づいて生成行列 G を生 成し、この生成行列Gを2元の情報メッセージに対して乗算することによって

20

25

符号語を生成することで実現される。具体的には、LDPC 符号による符号化を行う符号化装置は、まず、検査行列 H の転置行列 H での間に、式  $GH^T=0$  が成立する生成行列 G を算出する。ここで、生成行列 G が、 $k\times n$  行列である場合には、符号化装置は、生成行列 G に対して k ビットからなる情報メッセージ(ベクトル u)を乗算し、n ビットからなる符号語 c (=uG)を生成する。この符号化装置によって生成された符号語は、値が"0"の符号ビットが"+1"に、値が"1"の符号ビットが"-1"にといったようにマッピングされて送信され、所定の通信路

一方、LDPC 符号の復号は、Gallager が確率復号(Probabilistic Decoding)

10 と称して提案したアルゴリズムであって、バリアブルノード(variable node (メッセージノード(message node)とも呼ばれる。))と、チェックノード (check node)とからなる、いわゆるタナーグラフ(Tanner graph)上での確率 伝播(belief propagation)によるメッセージ・パッシング・アルゴリズムによって行うことが可能である。ここで、以下、適宜、バリアブルノードとチェック ノードを、単に、ノードともいう。

を介して受信側において受信されることになる。

しかしながら、確率復号においては、各ノード間で受け渡されるメッセージが 実数値であることから、解析的に解くためには、連続した値をとるメッセージの 確率分布そのものを追跡する必要があり、非常に困難を伴う解析を必要とするこ とになる。そこで、Gallager は、LDPC 符号の復号アルゴリズムとして、アルゴ リズムA又はアルゴリズムBを提案している。

LDPC 符号の復号は、一般的には、図 2 に示すような手順にしたがって行われる。なお、ここでは、受信値を  $U_0(u_{0i})$  とし、チェックノードから出力されるメッセージを  $u_j$  とし、バリアブルノードから出力されるメッセージを  $v_i$  とする。また、ここでは、メッセージとは、値の''0''らしさを、いわゆる対数尤度比( $\log 1$  likelihood ratio)で表現した実数値である。

まず、LDPC 符号の復号においては、図 2 に示すように、ステップ S 1 1 におって、受信値  $U_0(u_{0i})$  が受信され、メッセージ  $u_j$  が '' 0 '' に初期化されるとともに、

15



繰り返し処理のカウンタとしての整数をとる変数 k i n'' 0 n'' に初期化され、ステップS12に進む。ステップS12において、受信値  $U_0(u_{0i})$  に基づいて、式

(1)に示す演算を行うことによってメッセージ $v_i$ が求められ、さらに、この メッセージ $v_i$ に基づいて、式(2)に示す演算を行うことによってメッセージ  $u_i$ が求められる。

$$v_i = u_{0i} + \sum_{j=1}^{d_v - 1} u_j$$
 ... (1)

$$\tanh\left(\frac{u_j}{2}\right) = \prod_{i=1}^{d_c-1} \tanh\left(\frac{v_i}{2}\right)$$
... (2)

ここで、式 (1) と式 (2) における  $d_v$ と  $d_e$ は、それぞれ、検査行列 H の縦 方向 (行方向) と横方向 (列方向) の''1''の個数を示す任意に選択可能とされる パラメータであり、例えば、(3,6)符号の場合には、 $d_v$ =3,  $d_e$ =6 となる。

なお、式 (1) または (2) の演算においては、それぞれ、メッセージを出力しようとする枝 (edge) から入力されたメッセージを、和または積演算のパラメータとしては用いないことから、和または積演算の範囲が、1万至  $d_v$ -1 または1万至  $d_v$ -1 となっている。また、式 (2) に示す演算は、実際には、2入力  $v_1$ ,  $v_2$ に対する1出力で定義される式 (3) に示す関数  $R(v_1, v_2)$ のテーブルを予め作成しておき、これを式 (4) に示すように連続的 (再帰的) に用いることによって行われる。

$$\begin{aligned} x &= 2 \tanh^{-1} \left\{ \tanh \left( v_1 / 2 \right) \tanh \left( v_2 / 2 \right) \right\} = R \left( v_1, v_2 \right) & \dots & (3) \\ \\ u_j &= R \left( v_1, R \left( v_2, R \left( v_3, \dots R \left( v_{d_c-2}, v_{d_c-1} \right) \right) \right) & \dots & (4) \end{aligned}$$

20 ステップS12では、さらに、変数 k が"1"だけインクリメントされ、ステップS13に進む。ステップS13では、変数 k が所定の繰り返し復号回数 N 以上であるか否かが判定される。ステップS13において、変数 k が N 以上ではないと判定された場合、ステップS12に戻り、以下、同様の処理が繰り返され

る。

5

また、ステップS13において、変数 k が N 以上であると判定された場合、ステップS14に進み、式(5)に示す演算を行うことによって最終的に出力する復号結果としてのメッセージ v が求められて出力され、LDPC 符号の復号処理が終了する。

$$v=u_{0i}+\sum_{j=1}^{d_{v}}u_{j}$$
... (5)

ここで、式(5)の演算は、式(1)の演算とは異なり、バリアブルノードに接続している全ての枝からの入力メッセージを用いて行われる。

このような LDPC 符号の復号は、例えば(3,6)符号の場合には、図3に示すよ うに、各ノード間でメッセージの授受が行われる。なお、図3における"="で示すノード(バリアブルノード)では、式(1)に示した演算が行われ、"+"で示すノード(チェックノード)では、式(2)に示した演算が行われる。特に、アルゴリズムAにおいては、メッセージを2元化し、"+"で示すノードにて、d。-1個の入力メッセージの排他的論理和演算を行い、"="で示すノードにて、受信値 15 Rに対して、d、-1個の入力メッセージが全て異なるビット値であった場合には、符号を反転して出力する。

また、一方で、近年、LDPC 符号の復号の実装法に関する研究も行われている。 実装方法について述べる前に、まず、LDPC 符号の復号を摸式化して説明する。

図4は、(3,6)LDPC符号(符号化率 1/2、符号長 12)の検査行列(parity check matrix)の例である。LDPC符号の検査行列は、図5のように、タナーグラフを用いて書き表すことができる。ここで、図5において、"+"で表わされるのが、チェックノードであり、"="で表わされるのが、バリアブルノードである。チェックノードとバリアブルノードは、それぞれ、検査行列の行と列に対応する。チェックノードとバリアブルノードとの間の結線は、枝(edge)であり、検査行列の"1"に相当する。即ち、検査行列の第j行第i列のコンポーネントが1である場合には、図5において、上からi番目のバリアブルノード("="のノード)

15

と、上からj.番目のチェックノード("+"のノード)とが、枝により接続される。 枝は、バリアブルノードに対応する符号ビットが、チェックノードに対応する拘 東条件を持つことを表わす。なお、図5は、図4の検査行列のタナーグラフとな っている。

5 LDPC 符号の復号方法であるサムプロダクトアルゴリズム (Sum Product Algorithm) は、バリアブルノードの演算とチェックノードの演算とを繰り返し行う。

バリアブルノードでは、図6のように、式(1)の演算を行う。すなわち、図6において、計算しようとしている枝に対応するメッセージ $v_i$ は、バリアブルノードに繋がっている残りの枝からのメッセージ $u_1$ および $u_2$ と、受信情報 $u_{0i}$ を用いて計算される。他の枝に対応するメッセージも同様に計算される。

チェックノードの演算について説明する前に、式(2)を、式  $a \times b = \exp\{\ln(|a|) + \ln(|b|)\} \times \operatorname{sign}(a) \times \operatorname{sign}(b)$  の関係を用いて、式(6)の ように書き直す。但し、 $\operatorname{sign}(x)$  は、 $x \ge 0$  のとき 1 であり、x < 0 のとき 1 である。

$$\begin{split} u_{j} = & 2 tanh^{-1} \left( \prod_{i=1}^{d_{o}-1} tanh \left( \frac{v_{i}}{2} \right) \right) \\ = & 2 tanh^{-1} \left[ exp \left\{ \sum_{i=1}^{d_{o}-1} ln \left( \left| tanh \left( \frac{v_{i}}{2} \right) \right| \right) \right\} \times \prod_{i=1}^{d_{o}-1} sign \left( tanh \left( \frac{v_{i}}{2} \right) \right) \right] \\ = & 2 tanh^{-1} \left[ exp \left\{ - \left( \sum_{i=1}^{d_{o}-1} - ln \left( tanh \left( \frac{|v_{i}|}{2} \right) \right) \right) \right\} \right] \times \prod_{i=1}^{d_{o}-1} sign (v_{i}) \\ & \cdot \cdot \cdot \cdot (6) \end{split}$$

更に、 $x \ge 0$  において、 $\phi(x) = \ln(\tanh(x/2))$  と定義すると、 $\phi^{-1}(x) = 2\tanh^{-1}(e^{-x})$  であるから、式(6)は、式(7)のように書くことができる。

15

25

$$u_{j} = \phi^{-1} \left( \sum_{i=1}^{d_{c}-1} \phi(|v_{i}|) \right) \times \prod_{i=1}^{d_{c}-1} \operatorname{sign}(v_{i})$$

$$\dots \qquad (7)$$

チェックノードでは、図7のように、式(7)の演算を行う。すなわち、図7において、計算しようとしている枝に対応するメッセージ $u_1$ は、チェックノードに繋がっている残りの枝からのメッセージ $v_1$ ,  $v_2$ ,  $v_3$ ,  $v_4$ ,  $v_5$  を用いて計算される。他の枝に対応するメッセージも同様に計算される。

なお、関数  $\phi(x)$ は、 $\phi(x)=\ln((e^x+1)/(e^x-1))$ とも表すことができ、x>0 に おいて、 $\phi(x)=\phi^{-1}(x)$ である。関数  $\phi(x)$ および  $\phi^{-1}(x)$ をハードウェアに実装 する際には、LUT(Look Up Table)を用いて実装される場合があるが、両者共 に同一の LUT となる。

10 サムプロダクトアルゴリズムをハードウェアに実装する場合、式(1)で表わされるバリアブルノード演算および式(7)で表わされるチェックノード演算と を、適度な回路規模と動作周波数で繰り返し行うことが必要である。

復号装置の実装の例として、まず、単純に各ノードの演算を一つずつ順次行うことによって復号を行う場合(full serial decoding)の実装法について説明する。

なお、ここでは、例えば、図8の、30 (行) ×90 (列) の検査行列で表現される符号 (符号化率 2/3、符号長 90) を復号することとする。図8の検査行列の1の数は269であり、従って、そのタナーグラフでは、枝の数は269個となる。ここで、図8の検査行列では、0を、''.''で表現している。

20 図 9 は、LDPC 符号の 1 回復号を行う復号装置の構成例を示している。

図9の復号装置では、その動作する1クロック(clock)ごとに、1つの枝に対応するメッセージが計算される。

即ち、図9の復号装置は、2つの枝用メモリ100および102、1つのチェックノード計算器101、1つのバリアブルノード計算器103、1つの受信用メモリ104、1つの制御部105からなる。

図9の復号装置では、枝用メモリ100または102からメッセージデータが

10

15

20

1つずつ読み出され、そのメッセージデータを用いて、所望の枝に対応するメッセージデータが計算される。そして、その計算によって求められたメッセージデータが1つずつ後段の枝用メモリ102または100に格納されていく。繰り返し復号を行う際には、この1回復号を行う図9の復号装置を複数個縦列に連接するか、もしくは図9の復号装置を繰り返し用いることによって、繰り返し復号を実現する。なお、ここでは、例えば、図9の復号装置が複数個接続されているものとする。

枝用メモリ100は、前段の復号装置(図示せず)のバリアブルノード計算器 103から供給されるメッセージ D100を、後段のチェックノード計算器 101 が読み出す順番に格納していく。そして、枝用メモリ100は、チェックノード計算のフェーズでは、メッセージ D100を、格納してある順番通りに、メッセージ D101として、チェックノード計算器 101に供給する。

チェックノード計算器 1 0 1 は、制御部 1 0 5 から供給される制御信号 D106 に基づき、枝用メモリ 1 0 0 から供給されるメッセージ D101 を用いて、式 (7) に従って演算を行い、その演算によって求められたメッセージ D102 を、後段の枝用メモリ 1 0 2 に供給する。

枝用メモリ102は、前段のチェックノード計算器101から供給されるメッセージD102を、後段のバリアブルノード計算器103が読み出す順番に格納していく。そして、枝用メモリ102は、バリアブルノード計算のフェーズでは、メッセージD102を、格納してある順番通りに、メッセージD103として、バリアブルノード計算器103に供給する。

さらに、バリアブルノード計算器103には、制御部105から制御信号 D107が供給されるとともに、受信用メモリ104から受信データD104が供給される。バリアブルノード計算器103は、制御信号D107に基づき、枝用メモリ 100から供給されるメッセージD103と受信用メモリ100から供給される受信データD104を用い、式(1)に従って演算を行い、その演算の結果得られるメッセージD105を、図示せぬ後段の復号装置の枝用メモリ100に供給する。

受信用メモリ104には、LDPC符号化された受信データ(LDPC符号)が格納される。制御部105は、バリアブルノード演算を制御する制御信号D106と、チェックノード演算を制御する制御信号D107を、それぞれチェックノード計算器101とバリアブルノード計算器103に供給する。制御部105は、枝用メモリ100に全ての枝のメッセージが格納されたとき、チェックノード計算器101に制御信号D106を供給し、枝用メモリ102に全ての枝のメッセーが格納されたとき、バリアブルノード計算器103に制御信号D107を供給する。

図10は、チェックノード演算を1つずつ行う図9のチェックノード計算器1 01の構成例を示している。

なお、図10では、各メッセージが符号ビットを合わせて合計6ビット(bit)に量子化されているものとして、チェックノード計算器101を表している。また、図10では、図8の検査行列で表わされるLDPC符号のチェックノード演算が行われる。さらに、図10のチェックノード演算器101には、クロックckが供給され、このクロックckは、必要なブロックに供給されるようになっている。そして、各ブロックは、クロックckに同期して処理を行う。

図10のチェックノード計算器101は、制御部105から供給される、例えば、1ビットの制御信号D106に基づき、枝用メモリ100から1つずつ読み込まれるメッセージD101を用いて、式(7)にしたがって演算を行う。

即ち、チェックノード計算器 1 0 1 では、検査行列の各列に対応するバリアブ 20 ルノードからの 6 ビットのメッセージ D101 (メッセージ v<sub>i</sub>) が 1 つずつ読み込まれ、その下位ビットである絶対値 D122(|v<sub>i</sub>|)が LUT 1 2 1 に、その最上位ビットである符号ビット D121 が EXOR 回路 1 2 9 と FIFO(First In First Out)メモリ 1 3 3 にそれぞれ供給される。また、チェックノード計算器 1 0 1 には、制御部 1 0 5 から制御信号 D106 が供給され、その制御信号 D106 は、セ レクタ 1 2 4 とセレクタ 1 3 1 に供給される。

LUT 1 2 1 は、絶対値  $D122(|v_i|)$  に対して、式(7)における  $\phi(|v_i|)$  の演算を行った 5 ビットの演算結果 D123 ( $\phi(|v_i|)$ ) を読み出し、加算器 1 2 2 2

15

20

FIF0 メモリ127に供給する。

加算器 122 は、演算結果 D123 ( $\phi$ ( $|v_i|$ )) とレジスタ 123 に格納されている 9 ビットの値 D124 とを加算することにより、演算結果 D123 を積算し、その結果得られる 9 ビットの積算値をレジスタ 123 に再格納する。なお、検査行列の 1 行に亘る全ての枝からのメッセージ D101 の絶対値 D122( $|v_i|$ ) に対する演算結果が積算された場合、レジスタ 123 はリセットされる。

検査行列の1行に亘るメッセージ D101 が1つずつ読み込まれ、レジスタ123に1行分の演算結果 D123 が積算された積算値が格納された場合、制御部105から供給される制御信号 D106 は、0から1に変化する。例えば、行の重み (row weight) が「9」である場合、制御信号 D106 は、1から8クロック目までは、「0」となり、9クロック目では「1」となる。

制御信号 D106 が「1」の場合、セレクタ124は、レジスタ123 に格納されている値、即ち、検査行列の1行に亘る全ての枝からのメッセージ D101(メッセージ  $v_i$ )から求められた  $\phi(|v_i|)$  が積算された 9 ビットの値 D124(i=1 から i=d。までの  $\Sigma$   $\phi(|v_i|)$ )を選択し、値 D125 として、レジスタ125 に出力して格納させる。レジスタ125 は、格納している値 D125を、 9 ビットの値 D126 として、セレクタ124 と加算器 126 に供給する。制御信号 D106 が「0」の場合、セレクタ124は、レジスタ125 から供給された値 D126 を選択し、レジスタ125 に出力して再格納させる。即ち、検査行列の1行に亘る全ての枝からのメッセージ D101(メッセージ  $v_i$ )から求められた  $\phi(|v_i|)$  が積算されるまで、レジスタ125は、前回積算された  $\phi(|v_i|)$ を、セレクタ124 と加算器 126 に供給する。

15

D128 として LUT 1 2 8 に供給する。即ち、減算器 1 2 6 は、検査行列の 1 行に 亘る全ての枝からのメッセージ D101(メッセージ  $v_i$ )から求められた  $\phi(|v_i|)$  の積算値から、求めたい枝からのメッセージ D101(メッセージ  $v_i$ )から求められた  $\phi(|v_i|)$  を減算して、その減算値(i=1 から  $i=d_c-1$  までの  $\Sigma \phi(|v_i|)$ )を減算値 D128 として LUT 1 2 8 に供給する。

LUT 1 2 8 は、減算値 D128(i=1から  $i=d_s-1$ までの  $\Sigma \phi(|v_i|)$ )に対して、式 (7) における  $\phi^{-1}$  ( $\Sigma \phi(|v_i|)$ ) の演算を行った 5 ビットの演算結果 D129  $(\phi^{-1}(\Sigma \phi(|v_i|)))$ を出力する。

以上の処理と並行して、EXOR 回路129は、レジスタ130に格納されてい 10 る1ビットの値 D131 と符号ビット D121 との排他的論理和を演算することによ り、符号ビットどうしの乗算を行い、1ビットの乗算結果 D130 をレジスタ13 0に再格納する。なお、検査行列の1行に亘る全ての枝からのメッセージ D101 の符号ビット D121 が乗算された場合、レジスタ130はリセットされる。

検査行列の1行に亘る全ての枝からのメッセージ D101 の符号ビット D121 が 乗算された乗算結果 D130(i=1 から d。までの  $\Pi$  sign( $v_i$ ))がレジスタ 1 3 0 に格納された場合、制御部 1 0 5 から供給される制御信号 D106 は、「O」か ら「1」に変化する。

制御信号 D106 が「1」の場合、セレクタ131は、レジスタ130に格納されている値、即ち、検査行列の1行に亘る全ての枝からのメッセージ D101の符 9ビット D121 が乗算された値 D131 (i=1からi=d。までの Πsign(vi))を選択し、1ビットの値 D132としてレジスタ132に出力して格納させる。レジスタ132は、格納している値 D132を、1ビットの値 D133としてセレクタ131と EXOR 回路134に供給する。制御信号 D106 が「0」の場合、セレクタ131は、レジスタ132から供給された値 D133を選択し、レジスタ132に出力して再格納させる。即ち、検査行列の1行に亘る全ての枝からのメッセージD101(メッセージvi)の符号ビット D121が乗算されるまで、レジスタ132は、前回格納した値を、セレクタ131と EXOR 回路134に供給する。

一方、FIF0メモリ133は、レジスタ132から新たな値 D133(i=1から  $i=d_o$ までの  $\Pi$  sign( $v_i$ ))が EXOR 回路134に供給されるまでの間、符号ビット D121 を遅延し、1ビットの値 D134 として EXOR 回路134に供給する。 EXOR 回路134は、レジスタ132から供給された値 D133 と、FIF0 メモリ133から供給された値 D134 との排他的論理和を演算することにより、値 D133を、値 D134 で除算し、1ビットの除算結果を除算値 D135 として出力する。即ち、EXOR 回路134は、検査行列の1行に亘る全ての枝からのメッセージ D101の符号ビット D121( $sign(|v_i|)$ )の乗算値を、求めたい枝からのメッセージ D101の符号ビット D121( $sign(|v_i|)$ )で除算して、その除算値(i=1から  $i=d_o-1$ までの  $\Pi$  sign( $|v_i|$ ))を除算値 D135 として出力する。

チェックノード計算器 101では、LUT 128から出力された 5 ビットの演算結果 D129 を下位 5 ビットとするとともに、EXOR 回路 134 から出力された 1 ビットの除算値 D135 を最上位ビットとする合計 6 ビットがメッセージ D102 (メッセージ  $u_i$ )として出力される。

15 以上のように、チェックノード計算器 101では、式(7)の演算が行われ、 メッセージ u, が求められる。

なお、図8の検査行列の行の重みの最大は9であるため、即ち、チェックノードに供給されるメッセージの最大数は9であるため、チェックノード計算器101は、9個のメッセージ( $\phi(|v_i|)$ )を遅延させるFIF0メモリ127とFIF0メモリ133を有している。行の重みが9未満の行のメッセージを計算するときには、FIF0メモリ127とFIF0メモリ133における遅延量が、その行の重みの値に減らされる。

図11は、バリアブルノード演算を1つずつ行う図9のバリアブルノード計算器103の構成例を示している。

25 なお、図11では、各メッセージが符号ビットを合わせて合計6ビット(bit) に量子化されているものとして、バリアブルノード計算器103を表している。また、図11では、図8の検査行列で表わされるLDPC符号のバリアブルノード

演算が行われる。さらに、図11のバリアブルノード計算機103には、クロック ckが供給され、クロック ckは、必要なブロックに供給されるようになっている。そして、各ブロックは、クロック ckに同期して処理を行う。

即ち、バリアブルノード計算器 1 0 3 では、検査行列の各行に対応するチェックノードからの 6 ビットのメッセージ D103 (メッセージ u,) が 1 つずつ読み込まれ、そのメッセージ D103 が、加算器 1 5 1 と FIF0 メモリ 1 5 5 に供給される。また、バリアブルノード計算器 1 0 3 では、受信用メモリ 1 0 4 から 6 ビットの受信データ D104 が 1 つずつ読み込まれ、加算器 1 5 6 に供給される。さらに、バリアブルノード計算器 1 0 3 には、制御部 1 0 5 から制御信号 D107 が供給され、その制御信号 D107 は、セレクタ 1 5 3 に供給される。

- 15 加算器 151 は、メッセージ 103 (メッセージ 103 ) とレジスタ 152 に格納 されている 9 ビットの値 105 とを加算することにより、メッセージ 103 を積 算し、その結果得られる 9 ビットの積算値を、レジスタ 152 に再格納する。なお、検査行列の 1 列に亘る全ての枝からのメッセージ 103 が積算された場合、レジスタ 152 はリセットされる。
- 20 検査行列の1列に亘るメッセージD103が1つずつ読み込まれ、レジスタ15 2に1列分のメッセージD103が積算された値が格納された場合、制御部105 から供給される制御信号D107は、「0」から「1」に変化する。例えば、列の 重みが「5」である場合、制御信号D107は、1から4クロック目までは「0」 となり、5クロック目では「1」となる。
- 25 制御信号 D107 が「1」の場合、セレクタ 153 は、レジスタ 152 に格納されている値、即ち、検査行列の 1 列に亘る全ての枝からのメッセージ D103(メッセージ  $u_i$ )が積算された 9 ビットの値 D151(j=1 から  $d_v$ までの  $\Sigma u_j$ )を選

択し、レジスタ154に出力して格納させる。レジスタ154は、格納している値 D151 を、9 ビットの値 D152 として、セレクタ153 と加減算器156 に供給する。制御信号 D107 が「O」の場合、セレクタ153 は、レジスタ154 から供給された値 D152 を選択し、レジスタ154 に出力し再格納させる。即ち、

5 検査行列の1列に亘る全ての枝からのメッセージ D103 (メッセージ u<sub>j</sub>) が積算 されるまで、レジスタ154は、前回積算された値を、セレクタ153と加減算 器156に供給する。

一方、FIFO メモリ155は、レジスタ154から新たな値 D152(j=1 から  $d_v$ までの  $\Sigma u_j$ )が出力されるまでの間、チェックノードからのメッセージ D103 を遅延し、6 ビットの値 D153 として加減算器156に供給する。加減算器156は、レジスタ154から供給された値 D152 から、FIFO メモリ155から供給された値 D153 を減算する。即ち、加減算器156は、検査行列の1列に亘る全ての枝からのメッセージ D103(メッセージ $u_j$ )の積算値から、求めたい枝からのメッセージ $u_j$ を減算して、その減算値(j=1 から $d_v-1$ までの  $\Sigma u_j$ )を求める。さらに、加減算器156には、その減算値(j=1 から $d_v-1$ までの $\Sigma u_j$ )に、受信用メモリ104から供給された受信データ D104 を加算して、その結果得られる6ビットの値をメッセージ D105(メッセージ $v_i$ )として出力する。

以上のように、バリアブルノード計算器 103 では、式(1)の演算が行われ、 20 メッセージ  $v_i$  が求められる。

なお、図8の検査行列の列の重みの最大は5であるため、即ち、バリアブルノードに供給されるメッセージの最大数は5であるため、バリアブルノード計算器 103は、5個のメッセージ( $u_{i}$ )を遅延させる FIF0 メモリ 15 5を有している。列の重みが5未満の列のメッセージを計算するときには、FIF0 メモリ 15 5における遅延量が、その列の重みの値に減らされる。

図9の復号装置では、検査行列の重みにしたがって、制御部105から制御信号が与えられる。そして、図9の復号装置によれば、枝用メモリ100および1

10



02、並びにチェックノード計算器101およびバリアブルノード計算器103 のFIF0メモリ127,133,155の容量さえ足りれば、制御信号のみを変 えることで様々な検査行列のLDPC符号を復号することができる。

なお、図示しないが、図9の復号装置において、復号の最終段においては、式 (1)のバリアブルノード演算の代わりに、式 (5)の演算が行われ、その演算 結果が、最終的な復号結果として出力される。

図9の復号装置を繰り返し用いて、LDPC 符号を復号する場合には、チェックノード演算とバリアプルノード演算とが交互に行われる。即ち、図9の復号装置では、チェックノード計算器101によるチェックノード演算の結果を用いて、バリアブルノード計算器103によりバリアブルノード演算が行われ、バリアブルノード計算器103によるバリアブルノード演算の結果を用いて、チェックノード計算器101によりチェックノード演算が行われる。

従って、269の枝を有する図8の検査行列を用いた1回の復号に、269×2=538クロック(clock)を必要とする。例えば、50回の繰り返し復号を15 行うためには、符号長である90個の符号(受信データ)を1フレームとして、その1フレームを受信する間に、538×50=26900クロック動作することが必要であり、受信周波数の約300(≒26900/90)倍の高速動作が必要になる。受信周波数が数十MHzであるとすると、GHz以上の速度での動作を要求されることになる。

20 また、図9の復号装置を、例えば、50台連接して、LDPC 符号を復号する場合には、1フレーム(frame)目のバリアブルノード演算を行っている間に、2フレーム目のチェックノード演算を行い、3フレーム目のバリアブルノード演算を行う、というように、複数のバリアブルノード演算とチェックノード演算とを同時に行うことができる。この場合、90個の符号を受信する間に、269個の枝を計算すればよいので、復号装置は、受信周波数の約3(≒269/90)倍の周波数で動作すればよいことになり、十分に実現可能である。しかしながら、この場合、回路規模が、単純には、図9の復号装置の50倍になる。

10

15

20

次に、全ノードの演算を同時に行うことによって復号を行う場合(full parallel decoding)の復号装置の実装法について説明する。

この実装法については、例えば、C. Howland and A. Blanksby,
"Parallel Decoding Architectures for Low Density Parity Check
Codes", Symposium on Circuits and Systems, 2001 に記載されている。
図12A乃至図12Cは、図8の検査行列で表現される符号(符号化率2/3、
符号長90)を復号する復号装置の一例の構成を示している。なお、図12Aは、
復号装置全体の構成を示している。また、図12Bは、図12Aの復号装置の点線Bで囲まれた図中上部の詳細構成を示し、図12Cは、図12Aの復号装置の点線Cで囲まれた図中下部の詳細構成を示している。

図12A乃至図12Cの復号装置は、1つの受信用メモリ205、2つの枝入れ替え装置200および203、2つの枝用メモリ202および206、30個のチェックノード計算器201、 $^1$ 乃至20 $^1$ 0から構成されるチェックノード計算器201、90個のバリアブルノード計算器204 $^1$ 乃至204 $^1$ 0から構成されるバリアブルノード計算器204からなる。

図12A乃至図12Cの復号装置では、枝用メモリ202または206から、269個ある枝に対応するメッセージデータを全て同時に読み出し、そのメッセージデータを用いて、269個の枝に対応する新たなメッセージデータを演算する。さらに、その演算の結果求められた新たなメッセージデータが全て同時に後段の枝用メモリ206または202に格納されていく。そして、図12A乃至図12Cの復号装置を繰り返し用いることで繰り返し復号が実現される。以下、各部について詳細に説明する。

枝用メモリ206は、前段のバリアブルノード計算器204<sub>1</sub>乃至204<sub>90</sub>からのメッセージ D206<sub>1</sub>乃至 D206<sub>90</sub>を全て同時に格納し、次の時刻(次のクロックのタイミング)に、メッセージ D206<sub>1</sub>乃至 D206<sub>90</sub>を、メッセージ D207<sub>1</sub>乃至 D207<sub>90</sub>として読み出し、次段の枝入れ替え装置200に、メッセージ 200 (D200<sub>1</sub> 乃至 D200<sub>90</sub>)として供給する。枝入れ替え装置200は、枝用メモリ206から



供給されたメッセージ  $D200_1$  乃至  $D200_{90}$  の順番を、図 8 の検査行列にしたがって並び替え(入れ替え)、チェックノード計算器 2 0  $1_1$  乃至 2 0  $1_{30}$  に、メッセージ  $D201_1$  乃至  $D201_{30}$  として供給する。

チェックノード計算器  $201_1$  乃至  $201_{30}$  は、枝入れ替え装置 200 から供 6 合されるメッセージ  $D201_1$  乃至  $D201_{30}$  を用いて式(7)にしたがって演算を行い、 その演算の結果得られるメッセージ  $D202_1$  乃至  $D202_{30}$  を、枝用メモリ 202 に供 給する。

枝用メモリ202は、前段のチェックノード計算器20 $1_1$ 乃至20 $1_{30}$ から 供給されるメッセージ D202 $_1$  乃至 D202 $_{30}$  を全て同時に格納し、次の時刻に、そのすべてのメッセージ D202 $_1$  乃至 D202 $_{30}$  を、メッセージ D203 $_1$  乃至 D203 $_{30}$  として、次段の枝入れ替え装置203に供給する。

枝入れ替え装置 2 0 3 は、枝用メモリ 2 0 2 から供給されたメッセージ D203 $_1$  乃至 D203 $_3$  の順番を図 8 の検査行列にしたがって並び替え、バリアブルノード 計算器 2 0 4 $_4$  乃至 2 0 4 $_5$ 0 に、メッセージ D204 $_1$  乃至 D204 $_5$ 0 として供給する。

- 15 バリアブルノード計算器 2 0 4<sub>1</sub> 乃至 2 0 4<sub>90</sub> は、枝入れ替え装置 2 0 3 から 供給されるメッセージ D204<sub>1</sub> 乃至 D204<sub>90</sub> と、受信用メモリ 2 0 5 から供給される 受信データ D205<sub>1</sub> 乃至 D205<sub>90</sub> を用いて式 (1) にしたがって演算を行い、その演 算の結果得られるメッセージ D206<sub>1</sub> 乃至 D206<sub>90</sub> を、次段の枝用メモリ 2 0 6 に供 給する。
- 20 図13は、チェックノード演算を同時に行う図12A乃至図12Cのチェックノード計算器201』(m=1, 2, ・・・,30)の構成例を示している。

図13のチェックノード計算器201 $_{\text{m}}$ では、図10のチェックノード計算器101と同様にして、式(7)のチェックノード演算が行われるが、そのチェックノード演算が、すべての枝について同時に行われる。

25 即ち、図13のチェックノード計算器201 では、枝入れ替え装置200から供給される図8の検査行列の各列に対応するバリアブルノードからのメッセージ D221, 乃至 D221。(v,) が全て同時に読み込まれ、それぞれの下位5ビットで

出力する。

ある絶対値  $D222_1$ 乃至  $D222_9$ ( $|v_i|$ )が  $LUT 2 2 1_1$ 乃至  $2 2 1_9$ にそれぞれ供給 される。また、メッセージ  $D221_1$ 乃至  $D221_9$ ( $v_i$ )の最上位ビットである 1 ビットの符号ビット  $D223_1$ 乃至  $D223_9$ が、EXOR 回路  $2 2 6_1$ 乃至  $2 2 6_9$ にそれぞれ供給されるとともに、EXOR 回路 2 2 5 に供給される。

18

- LUT 2 2 1, 乃至 2 2 1, は、絶対値 D222, 乃至 D222, (|v<sub>i</sub>|) に対して、式 (7) における φ(|v<sub>i</sub>|)の演算を行った 5 ビットの演算結果 D224, 乃至 D224, (φ (|v<sub>i</sub>|)) をそれぞれ読み出し、それぞれを減算器 2 2 3, 乃至 2 2 3, に供 給する。また、LUT 2 2 1, 乃至 2 2 1, は、演算結果 D224, 乃至 D224, (φ (|v<sub>i</sub>|)) を加算器 2 2 2 に供給する。
- 10 加算器 2 2 2 は、演算結果 D224, 乃至 D224。(φ(|v<sub>i</sub>|))の値の総和(1行分の演算結果の総和)を演算し、9 ビットの演算結果 D225(i = 1 から 9の Σφ(|v<sub>i</sub>|))を、減算器 2 2 3, 乃至 2 2 3。に供給する。減算器 2 2 3, 乃至 2 2 3。は、演算結果 D225 から、演算結果 D224, 乃至 D224。(φ(|v<sub>i</sub>|))をそれぞれ減算し、5 ビットの減算値 D227, 乃至 D227。を、LUT 2 2 4, 乃至 2 2 4。 に供給する。即ち、減算器 2 2 3, 乃至 2 2 3。は、全ての枝からのメッセージ v<sub>i</sub> から求められた φ(|v<sub>i</sub>|)の積算値から、求めたい枝からのメッセージ v<sub>i</sub> から求められた φ(|v<sub>i</sub>|)の積算値から、求めたい枝からのメッセージ v<sub>i</sub> から 求められた φ(|v<sub>i</sub>|)を減算して、その減算値 D227, 乃至 D227。(i = 1 から 8 までの Σφ(|v<sub>i</sub>|))を LUT 2 2 4, 乃至 2 2 4。にそれぞれ供給する。LUT 2 2 4, 乃至 2 2 4。は、減算値 D227, 乃至 D227。に対して、式(7)における φ<sup>-</sup>
  20 ¹(Σφ(|v<sub>i</sub>|))の演算を行った 5 ビットの演算結果 D228, 乃至 D228。を読み出して
  - 一方、EXOR 回路 2 2 5 は、全ての符号ビット D223, 乃至 D223, の排他的論理和 を演算することにより、符号ビット D223, 乃至 D223, の乗算を行い、1 ビットの 乗算値 D226(1 行分の符号ビットの乗算値(i=1 から 9 までの  $\Pi$  sign
- (v<sub>i</sub>)))を EXOR 回路 2 2 6<sub>1</sub>乃至 2 2 6<sub>9</sub>にそれぞれ供給する。EXOR 回路 2 2 6<sub>1</sub>乃至 2 2 6<sub>9</sub>は、乗算値 D226 と符号ビット D223<sub>1</sub>乃至 D223<sub>9</sub>それぞれとの排他的論理を演算することにより、乗算値 D226 を、符号ビット D223<sub>1</sub>乃至 D223<sub>9</sub>



それぞれで除算した 1 ビットの除算値  $D229_1$  乃至  $D229_s$  (i=1 から 8 までの  $\Pi$  sign  $(v_i)$  ) を求めて出力する。

チェックノード計算器 2 0  $1_m$ では、LUT 2 2  $4_1$ 乃至 2 2  $4_9$ から出力された 5 ビットの演算結果 D228, 乃至 D228。それぞれを下位 5 ビットとするとともに、

5 EXOR 回路 2 2 6, から出力された除算値 D229, 乃至 D229, それぞれを 最上位ビットとする合計 6 ビットが、チェックノード演算の結果得られるメッセ ージ D230, 乃至 D230, として出力される。

以上のように、チェックノード計算器 201 では、式 (7) の演算が行われ、メッセージ  $u_i$  が求められる。

なお、図13では、各メッセージが符号ビットを合わせて合計6ビットに量子化されているものとして、チェックノード計算器201 を表している。また、図13の回路は1つのチェックノードに相当する。ここで処理の対象としている図8の検査行列については、その行数である30行のチェックノードが存在するため、図12A乃至図12Cの復号装置は、図13に示したようなチェックノード計算器201 を30個有している。

ここで、図13のチェックノード計算器201 $_{\rm m}$ では、9個のメッセージを同時に計算することができる。そして、ここで処理の対象としている図8の検査行列の行の重みは、第1行が8で、第2乃至第30行が9であるため、即ち、チェックノードに供給されるメッセージの数が、8のケースが1つと、9のケースが29あるため、チェックノード計算器201 $_{
m 1}$ は、図13の回路と同様の8つのメッセージを同時に計算することができる回路構成となっており、残りのチェックノード計算器201 $_{
m 2}$ 乃至201 $_{
m 30}$  は、図13の回路と同一構成となっている。図14は、バリアブルノード演算を同時に行う図12A乃至図12Cのバリア

25 図14のバリアブルノード計算器204,では、図11のバリアブルノード計算器103と同様にして、式(1)のバリアブルノード演算が行われるが、そのバリアブルノード演算が、すべての枝について同時に行われる。

10

15

25

即ち、図 1.4のバリアブルノード計算器 2.0.4。では、枝入れ替え装置 2.0.3 から供給される、検査行列の各行に対応するチェックノードからの 6 ビットのメッセージ 1.0

20

また、バリアブルノード計算器  $2\ 0\ 4_{\rm p}$ には、受信用メモリ  $2\ 0\ 5$  から受信データ D271 が供給され、その受信データ D271 は、加減算器  $2\ 5\ 2_{\rm 1}$  乃至  $2\ 5\ 2_{\rm 5}$  に 供給される。

加算器 251 は、全てのメッセージ  $D251_1$  乃至  $D251_5$ (メッセージ  $u_j$ )を積算し、9 ビットの積算値 D252(1 列分のメッセージの総和値(j=1 から 5 までの  $\Sigma u_j$ ))を加減算器  $252_1$  乃至  $252_5$  に供給する。加減算器  $252_1$  乃至  $252_5$  は、加算値 D252 から、メッセージ  $D251_1$  乃至  $D251_5$ (メッセージ  $u_j$ )をそれぞれ減算する。即ち、加減算器  $252_1$  乃至  $252_5$  は、全ての枝からのメッセージ  $u_j$  の積算値 D252 から、求めたい枝からのメッセージ  $D251_1$  乃至  $D251_5$ (メッセージ  $u_j$ )をそれぞれ減算して、その減算値(j=1 から 4 までの  $\Sigma u_j$ )を求める。

さらに、加減算器  $252_1$ 乃至  $252_5$ は、減算値(j=1 から 4 までの  $\Sigma u_j$ )に、受信データ D271( $u_{0i}$ )を加算して、6 ビットの加算値  $D253_1$  乃至  $D253_5$  を、バリアブルノード演算の結果として出力する。

以上のように、バリアブルノード計算器 204 では、式(1)の演算が行わ **20** れ、メッセージ  $v_i$  が求められる。

なお、図14では、各メッセージが符号ビットを合わせて合計6ビットに量子 化されているものとして、バリアブルノード計算器204,を表している。また、 図14の回路は1つのバリアブルノードに相当する。ここで処理の対象としてい る図8の検査行列については、その列数である90列のバリアブルノードが存在 するから、図12A乃至図12Cの復号装置は、図14に示したような回路を9 0個有している。

ここで、図14のバリアブルノード計算器204。では、5個のメッセージを

10

15

同時に計算することができる。そして、ここで処理の対象としている図8の検査 行列は、重みが 5, 3, 2, 1の列が、それぞれ、15列、45列、29列、1 列あるので、バリアブルノード計算器2041乃至20490のうちの15個は、 図14の回路と同一構成となっており、残りの45個、29個、1個は、図14 の回路と同様の3,2,1つのメッセージをそれぞれ同時に計算することができ る回路構成となっている。

なお、図示しないが、図12A乃至図12Cの復号装置においても、図9にお \* ける場合と同様に、復号の最終段においては、式(1)のバリアブルノード演算 の代わりに、式 (5) の演算が行われ、その演算結果が最終的な復号結果として 出力される。

図12A乃至図12Cの復号装置によれば、269個ある枝に対応するメッセ ージすべてを1クロックで同時に計算することができる。

図12A乃至図12Cの復号装置を繰り返し用いて復号する場合には、チェッ クノード演算とバリアブルノード演算とを交互に行い、1回の復号を2クロック で行うことができる。従って、例えば、50回の復号を行うためには、符号長が 90個の符号を i フレームとする受信データを受信する間に 2×50=100 クロッ ク動作すれば良いことになり、ほぼ受信周波数と同一の動作周波数でよいことに なる。一般的に、LDPC 符号は、符号長が数千から数万と大きいことから、図1 · 2A乃至図12Cの復号装置を用いれば、復号回数を極めて多くすることができ、 誤り訂正性能の向上を期待することができる。 20

しかしながら、図12A乃至図12Cの復号装置は、タナーグラフのすべての 枝に対応するメッセージの演算を、並列で行うため、回路規模が、符号長に比例 して大きくなる。また、図12A乃至図12Cの復号装置を、ある符号長の、あ る符号化率の、ある検査行列を持つ LDPC 符号の復号を行う装置として構成した 場合、その復号装置において、他の符号長や、他の符号化率、他の検査行列を持 25 つ LDPC 符号の復号を行うことは困難となる。即ち、図12A乃至図12Cの復 号装置は、図9の復号装置のように、制御信号を変えるだけでは、様々な符号を

20

25

復号することに対処することが困難であり、符号依存性が高い。

図9および図12A乃至図12Cの復号装置の他に、一つでも全てでもなく、4つずつのメッセージの計算を同時に行う実装法について、例えば、E. Yeo, P. Pakzad, B. Nikolic and V. Anantharam, "VLSI Architectures for iterative Decoders in Magnetic Recording Channels", IEEE Transactions on Magnetics, Vol. 37, No. 2, March 2001に述べられているが、この場合、メモリの異なるアドレスからの同時読み出し、もしくは同時書き込みを避けることが一般的には容易でなく、メモリアクセス制御が困難であるという問題がある。

- 10 また、サムプロダクトアルゴリズムを近似して実装する方法なども提案されているが、この方法では、性能の劣化を招いてしまう。 サムプロダクトアルゴリズムをハードウェアに実装する場合には、上述したように、枝に対応するメッセージの演算 (チェックノード演算とビットノード(bit node)計算) を、1つずつシリアル(serial)に行う方法、すべて並列 (フルパラレル(full
- parallel)) に行う方法、幾つかずつ並列(パラレル(parallel)) に行う方法がある。

しかしながら、枝に対応するメッセージの演算を1つずつ行う方法では、高い動作周波数が必要となる。そこで、スループット(throughput)を上げる方法として、装置を、パイプライン(pipeline)化する方法があるが、この場合、回路規模、特にメモリ(の容量)が大きくなってしまう。

また、メッセージの演算を全て並列に行う方法では、ロジック(logic)の回路 規模が大きくなるとともに、符号依存性が高くなる。

さらに、メッセージの演算を、幾つかずつ並列に行う方法では、メモリアクセスの制御が難しくなる。

## 発明の開示

本発明は、このような状況に鑑みてなされたものであり、ロジック、メモリ共

10



に回路規模を抑制しつつ、動作周波数も十分実現可能な範囲に抑え、メモリアク セスの制御も容易に行うことができるようにするものである。

本発明の復号装置は、P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構成行列として、LDPC符号の検査行列が、複数の構成行列の組合せで表される場合において、LDPC符号の復号のためのP個のチェックノードの演算を同時に行う第1の演算手段と、LDPC符号の復号のためのP個のバリアブルノードの演算を同時に行う第2の演算手段とを備えることを特徴とする。

第1の演算手段は、チェックノードの演算を行うP個のチェックノード計算器を有し、第2の演算手段は、バリアブルノードの演算を行うP個のバリアブルノード計算器を有するようにすることができる。

P個のチェックノードの演算、またはP個のバリアブルノードの演算の結果得 15 られるP個の枝に対応するメッセージデータを同時に読み書きするメッセージ 記憶手段をさらに備えるようにすることができる。

メッセージ記憶手段は、チェックノードの演算時に読み出される枝に対応する メッセージデータを、検査行列の1を行方向に詰めるように格納するようにする ことができる。

20 メッセージ記憶手段は、バリアブルノード演算時に読み出される枝に対応するメッセージデータを、検査行列の1を列方向に詰めるように格納するようにすることができる。

メッセージ記憶手段は、検査行列を表す構成行列のうちの、重みが2以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシフト行列の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列に属するP個の枝に対応するメッセージを、同一のアドレスに格納するようにすることができる。

WO 2004/102811

25



メッセージ記憶手段は、行数/P個のFIFOと、列数/P個のFIFOとで構成さ れ、行数/P個の FIFOと列数/P個の FIFOは、それぞれ、検査行列の行と列の 重みに対応するワード数を有するようにすることができる。

メッセージ記憶手段は、RAM(Random Access Memory)で構成され、RAMは、 メッセージデータを、読み出される順番に詰めて格納し、格納位置順に読み出す 5 ようにすることができる。

LDPC 符号の受信情報を格納するとともに、P 個の受信情報を同時に読み出す ・ 受信情報記憶手段をさらに備えるようにすることができる。

受信情報記憶手段は、受信情報を、バリアブルノードの演算に必要となる順番 に読み出すことができるように格納するようにすることができる。 10

P個のチェックノードの演算、または P個のバリアブルノードの演算の結果得 られるメッセージを並べ替える並べ替え手段をさらに備えるようにすることがで きる。

並べ替え手段は、バレルシフタで構成されるようにすることができる。

第1の演算手段と第2の演算手段は、P個の枝に対応するメッセージを求める 15 ようにすることができる。

第1の演算手段は、P個のチェックノードの演算とP個のバリアブルノードの 演算の一部とを行い、第2の演算手段は、P個のバリアブルノードの演算の他の 一部を行うようにすることができる。

第1の演算手段は、P個のチェックノードの演算とP個のバリアブルノードの 20 演算の一部を行う P 個の計算器を有し、第2の演算手段は、P 個のバリアブルノ ードの演算の他の一部を行う P 個の計算器を有するようにすることができる。

第1の演算手段が P 個のチェックノードの演算と P 個のバリアブルノードの 演算の一部を行うことにより得られる P 個の枝に対応する第1の復号途中結果 を同時に読み書きする第1の復号途中結果記憶手段をさらに備えるようにするこ とができる。

第1の復号途中記憶手段は、P個のバリアブルノードの演算の他の一部を行う



時に読み出される枝に対応する第1の復号途中結果を、検査行列の1を行方向に 詰めるように格納するようにすることができる。

第1の復号途中結果記憶手段は、2個のシングルポート RAM(Random Access Memory)であるようにすることができる。

5 2個のシングルポート RAM は、第1の復号途中結果を P 個ずつ交互に格納するようにすることができる。

2個のシングルポート RAM(Random Access Memory)は、それぞれ同一のア ドレスに格納している第1の復号途中結果を読み出すようにすることができる。

第1の復号途中結果記憶手段は、検査行列を表す構成行列のうちの、重みが2 以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、 またはシフト行列の和の形で表現したときの、その重みが1の単位行列、準単位 行列、またはシフト行列に属するP個の枝に対応する第1の復号途中結果を、 同一のアドレスに格納するようにすることができる。

第2の演算手段がP個のバリアブルノードの演算の他の一部を行うことにより得られるP個の枝に対応する第2の復号途中結果を同時に読み書きする第2の復号途中結果記憶手段をさらに備えるようにすることができる。

LDPC 符号の受信情報を格納するとともに、P 個の受信情報を同時に読み出す 受信情報記憶手段をさらに備えるようにすることができる。

受信情報記憶手段は、受信情報を、P個のバリアブルノードの演算の他の一部 20 の演算に必要となる順番に読み出すことができるように格納するようにすること ができる。

第1の演算手段が P 個のチェックノードの演算と P 個のバリアブルノードの演算の一部を行うことにより得られる第1の復号途中結果、または第2の演算手段が P 個のバリアブルノードの演算の他の一部を行うことにより得られる第2の復号途中結果を並べ替える並べ替え手段をさらに備えるようにすることができる。

並べ替え手段は、バレルシフタで構成されるようにすることができる。



第1の演算手段は、P個のチェックノードの演算の一部を行い、第2の演算手段は、P個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算をを行うようにすることができる。

第1の演算手段は、P個のチェックノードの演算の一部を行うP個の計算器を 5 有し、第2の演算手段は、P個のチェックノードの演算の他の一部と、P個のバ リアブルノードの演算を行うP個の計算器を有することができる。

第1の演算手段が P 個のチェックノードの演算の一部を行うことにより得られる P 個の枝に対応する第1の復号途中結果を同時に読み書きする第1の復号途中結果記憶手段をさらに備えるようにすることができる。

10 第2の演算手段が P 個のチェックノードの演算の他の一部と、P 個のバリアブルノードの演算を行うことにより得られる P 個の枝に対応する第2の復号途中結果を同時に読み書きする第2の復号途中結果記憶手段をさらに備えるようにすることができる。

第2の復号途中結果記憶手段は、P個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算を行う時に読み出される枝に対応する第2の復号途中結果を、検査行列の1を列方向に詰めるように格納するようにすることができる。

第2の復号途中結果記憶手段は、2個のシングルポート RAM (Random Access Memory) であるようにすることができる。

20 2個のシングルポート RAM は、第2の復号途中結果をP個ずつ交互に格納するようにすることができる。

2個のシングルポート RAM(Random Access Memory)は、それぞれ同一のアドレスに格納している第2の復号途中結果を読み出すようにすることができる。

第2の復号途中結果記憶手段は、検査行列を表す構成行列のうちの、重みが2 25 以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、 またはシフト行列の和の形で表現したときの、その重みが1の単位行列、準単位 行列、またはシフト行列に属するP個の枝に対応する第2の復号途中結果を、

10

15

20

同一のアドレスに格納するようにすることができる。

LDPC 符号の受信情報を格納するとともに、P 個の受信情報を同時に読み出す 受信情報記憶手段をさらに備えるようにすることができる。

請求の範囲第36項に記載の復号装置であって、受信情報記憶手段は、受信情報を、P個のチェックノードの演算の他の一部と、P個のバリアブルノードの演算に必要となる順番に読み出すことができるように格納するようにすることができる。

第1の演算手段が P 個のチェックノードの演算の一部を行うことにより得られる第1の復号途中結果、または第2の演算が P 個のチェックノードの演算の他の一部と、P 個のバリアブルノードの演算を行うことにより得られる第2の復号途中結果を並べ替える並べ替え手段をさらに備えるようにすることができる。

並べ替え手段は、バレルシフタで構成されるようにすることができる。

本発明の復号方法は、P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構成行列として、LDPC符号の検査行列が、複数の構成行列の組合せで表される場合において、LDPC符号の復号のためのP個のチェックノードの演算を同時に行う第1の演算ステップと、LDPC符号の復号のためのP個のバリアブルノードの演算を同時に行う第2の演算ステップとを含むことを特徴とする。

本発明のプログラムは、LDPC 符号の復号のための P 個のチェックノードの演算を同時に行う第1の演算ステップと、LDPC 符号の復号のための P 個のバリアブルノードの演算を同時に行う第2の演算ステップとを含むことを特徴とする。

本発明においては、P×Pの単位行列、その単位行列のコンポーネントである

1 のうちの1個以上が0になった行列である準単位行列、単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構



成行列として、LDPC 符号の検査行列が、複数の構成行列の組合せで表される場合において、LDPC 符号の復号のための P 個のチェックノードの演算が同時に行われ、LDPC 符号の復号のための P 個のバリアブルノードの演算が同時に行われる。

5

## 図面の簡単な説明

図1は、LDPC 符号の検査行列 H を説明する図である。

図2は、LDPC 符号の復号手順を説明するフローチャートである。

図3は、メッセージの流れを説明する図である。

10 図4は、LDPC 符号の検査行列の例を示す図である。

図5は、検査行列のタナーグラフを示す図である。

図6は、バリアブルノードを示す図である。

図7は、チェックノードを示す図である。

図8は、LDPC 符号の検査行列の例を示す図である。

15 図 9 は、ノード演算を一つずつ行う LDPC 符号の復号装置の構成例を示すブロック図である。

図10は、メッセージを一つずつ計算するチェックノード計算器の構成例を示すプロック図である。

図11は、メッセージを一つずつ計算するバリアブルノード計算器の構成例を 20 示すブロック図である。

図12Aは、ノード演算を全て同時に行うLDPC 符号の復号装置の構成例を示すブロック図である。

図12Bは、ノード演算を全て同時に行うLDPC 符号の復号装置の構成例を示すプロック図である。

25 図12 Cは、ノード演算を全て同時に行う LDPC 符号の復号装置の構成例を示すブロック図である。

図13は、メッセージを同時に計算するチェックノード計算器の構成例を示す

25



ブロック図である。

図14は、メッセージを同時に計算するバリアブルノード計算器の構成例を示すブロック図である。

図15は、5×5単位に分割した検査行列を示す図である。

5 図16Aは、本発明を適用した復号装置の一実施の形態の構成例を示すプロック図である。

図16Bは、本発明を適用した復号装置の一実施の形態の構成例を示すプロック図である。

図16Cは、本発明を適用した復号装置の一実施の形態の構成例を示すプロッ 10 ク図である。

図17は、図16A乃至図16Cの復号装置の復号処理を説明するフローチャートである。

図18は、本発明を適用した復号装置の一実施の形態の構成例を示すプロック 図である。

15 図19は、チェックノード計算器の構成例を示すブロック図である。

図20は、バリアブルノード計算器の構成例を示すブロック図である。

図21は、図18の計算器の構成例を示すブロック図である。

図22は、図18の計算器の構成例を示すブロック図である。

図23は、図18の復号途中結果格納用メモリの構成例を示すプロック図である。

図24は、図18の復号途中結果格納用 RAM の動作を説明するタイミングチャートである。

図25は、図18の復号装置の復号処理を説明するフローチャートである。

図26は、本発明を適用した復号装置の一実施の形態の構成例を示すプロック 図である。

図27は、チェックノード計算器の構成例を示すブロック図である。

図28は、バリアブルノード計算器の構成例を示すブロック図である。



図29は、図26の計算器の構成例を示すブロック図である。

図30は、図26の計算器の構成例を示すブロック図である。

図31は、図26の復号途中結果格納用メモリの構成例を示すブロック図である。

5 図32は、図31の復号途中結果格納用 RAM の動作を説明するタイミングチャートである。

図33は、図26の復号装置の復号処理を説明するフローチャートである。

図34は、本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。

10

20

25

## 発明を実施するための最良の形態

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

図15は、5×5の行列の単位に間隔を空けた30×90の検査行列の例を示 している。なお、図15の検査行列自体は、図8に示した検査行列と同一である。

図15においては、検査行列は、5×5の単位行列、その単位行列の1のうち 1個以上が0になった行列(以下、適宜、準単位行列という)、単位行列または 準単位行列をサイクリックシフト(cyclic shift)した行列(以下、適宜、シフト行列という)、単位行列、準単位行列、またはシフト行列のうちの2以上(複数)の和(以下、適宜、和行列という)、5×5の0行列の組合わせで表わされている。なお、図15の検査行列で表現される LDPC 符号は、符号化率 2/3、符号長90である。

図15の検査行列は、5×5の単位行列、準単位行列、シフト行列、和行列、 0行列で構成されているということができる。そこで、検査行列を構成する、これらの5×5の行列を、以下、適宜、構成行列という。

図16A乃至図16Cは、図15の検査行列で表現されるLDPC符号を復号する復号装置の一実施の形態の構成例を示している。なお、図16Aは、復号装置

10

15



の全体の構成を示している。また、図16Bは、図16Aの復号装置の点線Bで 囲まれた図中左部の詳細構成を示し、図16Cは、図16Aの復号装置の点線C で囲まれた図中右部の詳細構成を示している。

図16A乃至図16Cの復号装置300は、スイッチ310および315、6つのFIF0311,乃至3116からなる枝データ格納メモリ311、セレクタ312、5つのチェックノード計算器3131乃至3135からなるチェックノード計算部313、2つのサイクリックシフト回路314および320、18個のFIF03161乃至31618からなる枝データ格納メモリ316、セレクタ317、受信情報を格納する受信データ用メモリ318、バリアブルノード計算部319、制御部321から構成される。

この復号装置300の各部について詳細に説明する前に、まず、枝データ格納 メモリ311と316へのデータの格納方法について説明する。

枝データ格納メモリ311は、検査行列の行数30を構成行列の行数5で除算した数である6つのFIF0311,乃至3116から構成されている。FIF0311,  $(y=1, 2, \cdots, 6)$  は、構成行列の行数および列数である5つの枝に対応するメッセージを同時に読み出しもしくは書き込むことができるようになっており、その長さ(段数)は、検査行列の行方向の1の数(ハミング重み)の最大数である9になっている。

FIF0 3 1 1, には、図15の検査行列の第1行目から第5行目までの1の位置 に対応するデータが、各行共に横方向(列方向)に詰めた形に(0を無視した形で)格納される。すなわち、第j行第i列を、(j,i)と表すこととすると、FIF0 3 1 1, の第1の要素(第1段)には、検査行列の(1,1)から(5,5)の5×5の単位行列の1の位置に対応するデータが格納される。第2の要素には、検査行列の構成行列である(1,21)から(5,25)のシフト行列(5×5の単位行列を右方向に 3つだけサイクリックシフトしたシフト行列)の1の位置に対応するデータが格納される。第3から第8の要素も同様に検査行列の構成行列と対応づけてデータが格納される。そして、第9の要素には、検査行列の(1,86)から(5,90)のシフ

10

納される。



ト行列 (5×5の単位行列のうちの1行目の1を0に置き換えて1つだけ左にサイクリックシフトしたシフト行列) の1の位置に対応するデータが格納される。ここで、検査行列の(1,86)から(5,90)のシフト行列においては、1行目に1がないため、FIF0311,の1行目のみ要素数は8、残りの行は要素数が9となる。FIF03112には、図15の検査行列の第6行目から第10行目までの1の位置に対応するデータが格納される。すなわち、FIF03112の第1の要素には、検査行列の(6,1)から(10,5)の和行列 (5×5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行列) を構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第2の要素には、検査行列の(6,1)から(10,5)の和行列を構成する第2のシフト行列の1の位置に対応するデータが格

即ち、重みが2以上の構成行列については、その構成行列を、重みが1である P×Pの単位行列、そのコンポーネントである1のうち1個以上が0になった準 単位行列、または単位行列もしくは準単位行列をサイクリックシフトしたシフト 行列のうちの複数の和の形で表現したときの、その重みが1の単位行列、準単位 行列、またはシフト行列の1の位置に対応するデータ(単位行列、準単位行列、 またはシフト行列の1の位置に対応するデータ(単位行列、準単位行列、 またはシフト行列に属する枝に対応するメッセージ)は、同一アドレス(FIFO 311,乃至3116のうちの同一のFIFO)に格納される。

20 以下、第3から第9の要素についても、検査行列に対応づけてデータが格納される。FIF0311,は全行共に要素数は9となる。

FIF0311<sub>3</sub>乃至311<sub>6</sub>も同様に検査行列に対応づけてデータを格納し、各 FIF0311<sub>3</sub>乃至311<sub>6</sub>それぞれの長さは9である。

枝データ格納メモリ316は、検査行列の列数90を、構成行列の列数である 5で割った18個のFIF0316 $_1$ 乃至316 $_1$ 8から構成されている。FIF0316 $_1$ 0、 $_1$ 1、 $_2$ 1、 $_1$ 2、 $_1$ 3、 $_2$ 3、 $_3$ 4、構成行列の行数および列数である5つの枝に対応するメッセージを同時に読み出しもしくは書き込むことができるようにな



っている。

5

10

15

20

25

FIFO  $3\,1\,6_1$ には、図 $1\,5$ の検査行列の第1列目から第5列目までの1の位置に対応するデータが、各列共に縦方向(行方向)に詰めた形に(0を無視した形で)格納される。すなわち、FIFO  $3\,1\,6_1$ の第1の要素(第1段)には、検査行列の(1,1)から(5,5)の $5\times5$ の単位行列の1の位置に対応するデータが格納される。第2の要素には、検査行列の(6,1)から(10,5)の和行列( $5\times5$ の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列との和である和行列)を構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第3の要素には、検査行列の(6,1)から(10,5)の和行列を構成する第2のシフト行列の1の位置に対応するデータが格納される。

以下、第4および第5の要素についても、検査行列に対応づけて、データが格納される。この FIFO 3 1 6 1 の要素数(段数)は、検査行列の第1 列から第5 列における行方向の1 の数(ハミング重み)の最大数である5 になっている。

FIF0 3 1  $6_2$ と 3 1  $6_3$ も同様に検査行列に対応づけてデータを格納し、それぞれの長さ(段数)は、5 である。FIF0 3 1  $6_4$  乃至 3 1  $6_{12}$  も同様に検査行列に対応づけてデータを格納し、それぞれの長さは 3 である。FIF0 3 1  $6_{13}$  乃至 3 1  $6_{18}$  も同様に検査行列に対応づけてデータを格納し、それぞれの長さは 2 である。但し、FIF0 3 1  $6_{18}$  の第 1 の要素は、検査行列の(1,86)から(5,90)に相当し、第 5 列目(検査行列の(1,90)から(5,90))に 1 がないため、データは格納

されない。

5

以下、図16A乃至図16Cの復号装置300の各部の動作について詳細に説明する。 スイッチ310には、サイクリックシフト回路320から5つのメッセージ(データ)D319 が供給されるとともに、制御部321から検査行列のどの行に属するかの情報(Matrix データ)を表す制御信号D320 が供給される。制御信号D320 にしたがって、5つのメッセージ(データ)D319 を格納する FIF0 を、FIF0 3 1  $1_1$  乃至31 $1_6$  の中から選択し、選択した FIF0 に5つのメッセージデータ D319 をまとめて順番に供給していく。

34

枝データ格納メモリ311は、6つのFIF0311,乃至3116からなる。枝 データ格納メモリ311のFIF0311,乃至3116には、スイッチ310から、5つのメッセージD319がまとめて順番に供給され、FIF0311,乃至3116は、5つのメッセージD319をまとめて順番に(同時に)格納していく。また、枝データ格納メモリ311は、データを読み出す際には、FIF0311,から5つのメッセージ(データ)D311を順番に読み出し、次段のセレクタ312に供給する。 枝データ格納メモリ311は、FIF0311,からのメッセージD311の読み出しの終了後、FIF03112乃至3116からも、順番に、メッセージD311,乃至

セレクタ312には、制御部321から、FIFO311<sub>1</sub>乃至311<sub>6</sub>のうち、 メッセージデータを読み出す FIFO (現在データが読み出されている FIFO) の選 20 択を表す選択信号 D321 が供給されるとともに、枝データ格納メモリ311から 5つのメッセージ (データ) D311<sub>1</sub> 乃至 D311<sub>6</sub> が供給される。セレクタ312は、 選択信号 D321 にしたがって、FIFO311<sub>1</sub>乃至311<sub>6</sub>のうちの、現在データが 読み出されている FIFO を選択し、その選択した FIFO から供給された5つのメ ッセージデータを、メッセージ D312 として、チェックノード計算部313に供 25 給する。

D311。をそれぞれ読み出し、セレクタ312に供給する。

チェックノード計算部 3 1 3は、 $5 つのチェックノード計算器 <math>3 1 3_1$  乃至  $3_1$  乃至  $3_2$  からなる。チェックノード計算部 3 1 3には、セレクタ 3 1 2 を介して 5

25



つのメッセージ D312 が供給され、そのメッセージ D312 が、チェックノード計算器  $3 \ 1 \ 3_1$  乃至  $3 \ 1 \ 3_5$  のそれぞれに1 つずつ供給される。また、チェックノード計算部  $3 \ 1 \ 3$  には、制御部  $3 \ 2 \ 1$  から制御信号 D322 が供給され、その制御信号 D322 が、チェックノード計算器  $3 \ 1 \ 3_1$  乃至  $3 \ 1 \ 3_5$  に供給される。チェックノード計算器  $3 \ 1 \ 3_1$  乃至  $3 \ 1 \ 3_5$  に供給される。チェックノード計算器  $3 \ 1 \ 3_5$  に供給される。チェックノード計算器  $3 \ 1 \ 3_5$  に大がって同時に演算を行い、その演算の結果、5個の枝に対応するメッセージ D313 を求める。チェックノード計算部  $3 \ 1 \ 3_5$  による演算の結果得られる  $5 \ 0$  のメッセージ D313 をサイクリックシフト回路  $3 \ 1 \ 4$  に供給する。

サイクリックシフト回路 3 1 4 には、チェックノード計算部 3 1 3 で計算され た 5 つのメッセージ D313 が供給されるとともに、制御部 3 2 1 から、そのメッセージ D313 に対応する枝が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報 (Matrix データ)を表す制御信号 D323 が供給される。サイクリックシフト回路 3 1 4 は、制御信号 D323 を元に、5 つのメッセージ D313 を並べ替えるサイクリックシフトを行い、その結果をメッセ ージ D314 として、スイッチ 3 1 5 に供給する。

枝データ格納メモリ316は、18個のFIF0316<sub>1</sub>乃至316<sub>18</sub>からなる。

20

枝データ格納メモリ 3 1 6 の FIFO 3 1  $6_1$ 乃至 3 1  $6_{18}$ には、スイッチ 3 1 5 か 6 5 つのメッセージ D314 がまとめて順番に(同時に)供給され、FIFO 3 1  $6_1$  乃至 3 1  $6_{18}$ は、その 5 つのメッセージ D314 をまとめて順番に格納していく。また、枝データ格納メモリ 3 1 6 は、データを読み出す際には、FIFO 3 1  $6_1$ か 6 5 つのメッセージ D315 $_1$  を順番に読み出し、次段のセレクタ 3 1 7 に供給する。枝データ格納メモリ 3 1 6 は、FIFO 3 1  $6_1$ からのデータの読み出しの終了後、FIFO 3 1  $6_2$ 乃至 3 1  $6_{18}$ からも、順番に、メッセージ D315 $_2$ 乃至 D313 1 8を読み出し、セレクタ 3 1 7 に供給する。

セレクタ317には、制御部321からFIF0316<sub>1</sub>乃至316<sub>18</sub>のうち、メ ッセージデータを読み出すFIF0 (現在データが読み出されているFIF0) の選択 を表す選択信号D325が供給されるとともに、枝データ格納メモリ316からメ ッセージデータD315<sub>1</sub>乃至D31318が供給される。セレクタ317は、選択信号D325にしたがって、FIF0316<sub>1</sub>乃至316<sub>18</sub>のうちの、現在データが読み出されているFIF0を選択し、その選択したFIF0から供給される5つのメッセージデータを、メッセージD316として、バリアブルノード計算部319と上述した式(5)の演算を行う不図示のブロックに供給する。

一方、受信データ用メモリ318は、通信路を通して受信した受信信号から、 受信 LLR (対数尤度比)を計算しており、その計算した受信 LLRを5つまとめて (同時に)受信データD317 (LDPC 符号)としてバリアブルノード計算部319 と、式(5)の演算を行う不図示のブロックに供給する。なお、受信データ用メ モリ318は、バリアブルノード計算部319のバリアブルノード演算に必要と なる順番に、受信データD317を読み出す。

バリアブルノード計算部 3 1 9 は、5 つのバリアブルノード計算器 3 1 9  $_1$  乃 至 3 1 9  $_5$  からなる。バリアブルノード計算部 3 1 9 には、セレクタ 3 1 7 を介 して 5 つのメッセージ D316 が供給され、そのメッセージ D316 が、バリアブルノード計算器 3 1 9  $_5$  のそれぞれに 1 つずつ供給される。また、バリアブルノード計算部 3 1 9 には、受信データ用メモリ 3 1 8 から 5 つの受信デー



 $9 \ D317$  が供給され、その受信データ D317 が、バリアブルノード計算器  $3 \ 1 \ 9_1$  乃至  $3 \ 1 \ 9_5$  のそれぞれに 1 つずつ供給される。さらに、バリアブルノード計算 部  $3 \ 1 \ 9$  には、制御部  $3 \ 2 \ 1$  から制御信号 D326 が供給され、その制御信号 D326 がバリアブルノード計算器  $3 \ 1 \ 9_5$  に供給される。

5 バリアブルノード計算器  $3 1 9_1$ 乃至  $3 1 9_5$ は、メッセージ D316 と、受信データ D317 を用いて、式(1)にしたがって同時に演算を行い、その演算の結果、 5 個の枝に対応するメッセージ D318 を求める。バリアブルノード計算部 3 1 9 は、バリアブルノード計算器  $3 1 9_1$ 乃至  $3 1 9_5$ の結果得られる 5 つのメッセージ D318 を、サイクリックシフト回路 3 2 0 に供給する。

サイクリックシフト回路320には、バリアブルノード計算部319から5つ のメッセージ D318 が供給されるとともに、制御部321から、そのメッセージ D318 に対応する枝が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報を表す制御信号 D327 が供給される。サイクリックシフト回路320は、制御信号 D327を元に、メッセージ D327を並べ替えるサイクリックシフトを行い、その結果をメッセージ D319として、スイッチ310に供給する。

なお、制御部321は、制御信号D320をスイッチ310に、選択信号D321をセレクタ312に供給することにより、それぞれを制御する。また制御部321は、制御信号D322をチェックノード計算部313に、制御信号D323をサイクリックシフト回路314に、制御信号D324をスイッチ315に供給することにより、それぞれを制御する。さらに、制御部321は、選択信号D325をセレクタ317、制御信号D326をバリアプルノード計算部319に、制御信号D327をサイクリックシフト回路320に供給することにより、それぞれを制御する。

20

25

以上の動作を1巡することで、LDPC 符号の1回の復号を行うことができる。 図16A乃至図16Cの復号装置300は、所定の回数だけ LDPC 符号を復号した後、図示しないが、式(5)にしたがって最終的な復号結果を求めて出力する。

なお、枝データ(枝に対応するメッセージ)が欠けている箇所に関しては、メモリ格納時(枝データ格納メモリ311と316へのデータ格納時)には、何のメッセージも格納せず、また、ノード演算時(チェックノード計算部313でのチェックノード演算時とバリアブルノード計算部319でのバリアブルノード演算時)にも何の演算も行わない。

図17は、図16A乃至図16Cの復号装置300の復号処理を説明するフロ 10 ーチャートである。この処理は、例えば、受信データ用メモリ318に復号すべ き受信データが格納されたとき、開始される。

ステップS31において、バリアプルノード計算部319は、バリアブルノー ド演算を行う。

具体的には、バリアブルノード計算部 3 1 9 には、セレクタ 3 1 7 を介して、 15 5 つのメッセージ D316 (メッセージ  $u_j$ ) が供給される。即ち、枝データ格納メモリ 3 1 6 は、後述するステップ S 3 9 で格納された FIFO 3 1 6 1 から 5 つのメッセージ  $D316_1$  を順番に読み出し、その後、FIFO 3 1 6 2 乃至 3 1 6 18 からも、順番に、メッセージ  $D316_2$  乃至  $D316_18$  を読み出して、セレクタ 3 1 7 に供給する。

セレクタ317には、制御部321から FIF0316 $_1$ 乃至316 $_1$ 8のうち、メッセージ(データ)を読み出す FIF0(現在データが読み出されている FIF0)の選択を表す選択信号 D307が供給されるとともに、枝データ格納メモリ316からメッセージデータ D316 $_1$ 7万至 D316 $_1$ 8が供給される。セレクタ317は、選択信号 D307にしたがって、FIF0316 $_1$ 7万至316 $_1$ 8のうちの、現在データが読み出されている FIF0 を選択し、その選択した FIF0 から供給される5つのメッセージデータを、メッセージ D316として、バリアブルノード計算部319に供給する。

なお、受信データ用メモリ306から供給された受信データ D309 に対して、

まだチェックノード演算が行われておらず、枝データ格納メモリ316にメッセージ D304 が格納されていない場合、バリアプルノード計算部319は、バリアプルノード演算に用いるメッセージ u, を初期値に設定する。

39

10 バリアブルノード計算器  $3\cdot 1\cdot 9_1$  乃至  $3\cdot 1\cdot 9_5$  は、メッセージ D316 と、受信データ D309 を用いて、制御信号 D315 に基づいて、式(1)にしたがって同時に演算を行い、その演算の結果 5 つのメッセージ D319 を求める。

即ち、制御部321がバリアブルノード計算部319に供給する制御信号 D315 は、前述の図11で説明した制御信号D107に対応するものであり、バリア ブルノード計算器319,乃至319。は、制御信号D309にしたがい、セレクタ 317を介して、枝データ格納メモリ316から必要なメッセージD314 (D316)を、それぞれ1つずつ読み出すとともに、受信データ用メモリ318 から供給された5つの受信データD309を、それぞれ1つずつ読み出して、バリアブルノード演算を行い、その演算の結果5つのメッセージD319を同時に求め る。

ステップS 3 1 の処理後は、ステップS 3 2 に進み、バリアブルノード計算部 3 1 9 は、バリアブルノード計算器 3 1 9 $_1$  乃至 3 1 9 $_5$  のバリアブルノード演算 の結果得られる 5 つのメッセージ D319(メッセージ  $v_i$ )をサイクリックシフト 回路 3 2 0 に供給し、ステップS 3 3 に進む。

25 ステップS33において、サイクリックシフト回路320は、バリアブルノード計算部319から供給された5つのメッセージ D318 を、サイクリックシフトする(並べ替える)。

WO 2004/102811

10

15



具体的には、サイクリックシフト回路320には、バリアブルノード計算部3 19からメッセージ D318 が供給されるとともに、制御部321から、そのメッ セージ D318 に対応する枝が検査行列において元となる単位行列などを幾つサイ クリックシフトしたものであるかの情報(Matrix データ)を表す制御信号 D327 が供給される。サイクリックシフト回路320は、制御信号D327を元に、5つ のメッセージ D327 をサイクリックシフトし、その結果をメッセージ D319 とし て、スイッチ310に供給する。

ステップS33の処理後は、ステップS34に進み、スイッチ310は、サイ クリックシフト回路320から供給される5つのメッセージ D319 を枝データ格 納メモリ311に供給する。

具体的には、スイッチ310には、サイクリックシフト回路320からメッセ ージ (データ) D304 が供給されるとともに、そのメッセージ D304 が検査行列の どの行に属するかの情報を表す制御信号 D312 が供給される。スイッチ310は、 制御信号 D312 にしたがって、メッセージ D304 を格納する FIFO を、枝データ格 納メモリ311の FIF0300, 乃至300<sub>6</sub>の中から選択し、選択した FIF0 に5 つのメッセージデータ D304 をまとめて順番に供給していく。

そして、枝データ格納メモリ311のFIF0300,乃至30018は、スイッチ 3 1 0 から供給された 5 つのメッセージデータ D304 をまとめて順番に格納して いく。

20 ステップS34の処理後は、ステップS35に進み、制御部321は、バリア ブルノード計算部319により、全枝数のメッセージが演算されたかどうかを判 定し、全枝数のメッセージが演算されていないと判定した場合、ステップS31 に戻り、上述した処理を繰り返す。

一方、ステップS35において、バリアブルノード計算部319は、全枝数の メッセージが演算されたと判定した場合、ステップS36に進み、チェックノー 25 ド計算部313は、チェックノード演算を行う。

具体的には、チェックノード計算部313には、セレクタ312を介して、5

10

15

20

25



即ち、制御部321がチェックノード計算部313に供給する制御信号 D322 は、前述の図10で説明した制御信号 D106 に対応するものであり、チェックノード計算器313 $_1$ 乃至313 $_5$ は、制御信号 D322 にしたがい、セレクタ312を介して、枝データ格納メモリ311から必要なメッセージ D311 (D312)を、それぞれ1つずつ読み出しながら、チェックノード演算を行い、その演算の結果5つのメッセージ D313を同時に求める。

ステップS37の処理後は、ステップS38に進み、チェックノード計算部3 13は、チェックノードの演算の結果得られる5つのメッセージD313をサイク リックシフト回路314に出力して、ステップS38に進む。

ステップS38において、サイクリックシフト回路314は、チェックノード ・ 計算部313から供給された5つのメッセージD313を、サイクリックシフトす



る。

5

25

具体的には、サイクリックシフト回路314には、チェックノード計算部313からメッセージD313が供給されるとともに、制御部321から、そのメッセージD313に対応する枝が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報(Matrix データ)を表す制御信号D314が供給される。サイクリックシフト回路314は、制御信号D314を元に、5つのメッセージD313をサイクリックシフトし、その結果をメッセージD304として、スイッチ315に供給する。

ステップS38の処理後は、ステップS39に進み、スイッチ315は、サイ 10 クリックシフト回路314から供給される5つのメッセージD304を枝データ格 納メモリ316に格納する。

具体的には、スイッチ316には、サイクリックシフト回路314から、5つのメッセージ (データ) D304 が供給されるとともに、そのメッセージ (データ) D304 が検査行列のどの列に属するかの情報を表す制御信号 D324 が供給される。スイッチ316は、制御信号 D324 にしたがって、メッセージ D304 を格納する FIF0を、枝データ格納メモリ316の FIF03161万至31618の中から選び、選んだ FIF0に5つのメッセージデータ D304をまとめて順番に供給していく。

そして、枝データ格納メモリ316の FIF0316 $_1$ 乃至316 $_1$ 8は、スイッチ 20 316から供給された5つのメッセージデータ D304 をまとめて順番に格納して いく。

ステップS39の処理後は、ステップS40に進み、制御部321は、チェックノード計算部313により、全枝数のメッセージが演算されたかどうかを判定し、全枝数のメッセージが演算されていないと判定した場合、ステップS36に戻り、上述した処理を繰り返す。

一方、ステップS40において、制御部321は、チェックノード計算部31 3により、全枝数のメッセージが演算されたと判定した場合、処理を終了する。

5

10

15



なお、復号装置300は、復号回数だけ図17の復号処理を繰り返し行ない、 チェックノード計算部313が、最後のチェックノード演算を行った場合、チェックノード演算の結果得られるメッセージD304が、枝データ格納メモリ316から、セレクタ317を介して、上述した式(5)の演算を行う不図示のブロックに供給される。不図示のブロックには、さらに受信データ用メモリ306から受信データD309が供給され、不図示のブロックは、メッセージD304と受信データD309を用いて、式(5)の演算を行い、その演算結果を最終的な復号結果として出力する。

上記説明には、枝データ格納に FIFO を用いたが(枝データ格納メモリ311と316を FIFO で構成するようにしたが)、FIFO の代わりに RAM を用いても構わない。その場合、RAMには、P個の枝情報(枝に対応するメッセージ)を同時に読み出すことの出来るビット幅と、枝総数/Pのワード(word)数が必要となる。さらに、RAMへの書き込みは、検査行列の情報から、書き込もうとしているデータが次に読み出される際に何番目に読み出されるかを求め、その位置に書き込む。また、RAM からの読み出しの際には、アドレスの先頭から順次データを読み出す。即ち、RAM は、メッセージデータを読み出される順番に詰めて格納し、格納位置順に読み出す。FIFO の代わりに RAM を用いると、セレクタ312および317は不要になる。

なお、FIFO や RAM の物理的なビット幅が足りない場合には、複数の RAM を用いて同じ制御信号を与えることで、論理的に1つの RAM とみなすことができる。ところで、図16A乃至図16Cの復号装置300では、チェックノード演算の結果得られるメッセージ ujを用いて、バリアブルノード演算が行われ、その演算の結果得られるメッセージ viを用いて、チェックノード演算が行われるため、チェックノード演算の結果得られる枝に対応するメッセージ ujとバリアブルノード演算の結果得られる枝に対応するメッセージ ujとバリアブルノード演算の結果得られる枝に対応するメッセージ viをすべて格納する枝データ格納メモリ311と枝データ格納メモリ316が必要である。即ち、復号装置では、検査行列 Hの"1"の数の2倍のメッセージを格納するために必要な

25



容量のメモリが必要である。

そこで、復号装置の回路規模さらに小さくするため、図16A乃至図16Cの 復号装置300に比べて、さらにメモリの容量を減らした復号装置を以下に示す。

図18は、本発明を適用した図15の検査行列で表現される LDPC 符号を復号 5 する復号装置の他の一実施の形態の構成例を示すブロック図である。

図18の復号装置400では、図16Aと図16Bの枝データ格納メモリ31 1が、枝データ格納メモリ311に比べて容量の小さい復号途中結果格納用メモリ410になっている。

復号装置 400は、復号途中結果格納用メモリ 410、サイクリックシフト回 8411、5つの計算器  $412_1$ 乃至計算器  $412_5$ からなる計算部 412、復号 途中結果格納用メモリ 413、サイクリックシフト回路 414、5つの計算器  $415_1$ 乃至計算器  $415_5$ からなる計算部 415、受信用メモリ 416、および制 御部 417 から構成される。

ここで、図19乃至図22を用いて、図18の計算部412の計算器4121 15 乃至計算器4125、および計算部415の計算器4151乃至計算器4155と 図10のチェックノード計算器101と図11のバリアブルノード計算器103との関係について説明する。

図19と図20は、前述の図10のチェックノード計算器101と図11のバリアプルノード計算器103とそれぞれ同一の図である。また、図21は、計算部412 $_k$ (k=1,2,・・・,5)の構成例を示しており、図22は、計算部415 $_k$ (k=1,2,・・・,5)の構成例を示している。

図18の復号装置400では、計算器412 $_k$ がチェックノード演算を行い、計算部415 $_k$ が、バリアブルノード演算をおこなうのではなく、計算器412 $_k$ がチェックノード演算とバリアブルノード演算の一部を、計算器415 $_k$ がバリアブルノード演算の他の一部を行う。

即ち、図21の計算器  $412_k$ は、ブロック A' とブロック B' から構成されている。プロック A' は、図19 のチェックノード計算器 101 のチェックノード

10

15

25



演算を行うブロック A と同様に構成されている。また、ブロック B'は、図 2 0 のバリアブルノード計算器 1 0.3 の一部である、検査行列の各列の全ての枝に対応するメッセージ  $u_j$  の積算値から、求めたい枝に対応するメッセージ  $u_j$  を減算するブロック B と同様に構成されている。一方、図 2 2 の計算器 4 1  $5_k$  は、ブロック C'から構成されている。ブロック C'は、図 2 0 のバリアブルノード計算器 1 0 3 の他の一部である、検査行列の各列の枝に対応するメッセージ  $u_j$  を積算し、その積算値に受信値  $u_{0i}$  を加算するブロック C と同様に構成されている。

そして、図21の計算器  $412_k$ は、ブロックAとブロックBによる演算の結果、即ち、チェックノード演算とバリアブルノード演算の一部を行った復号途中結果  $u_j$  を復号途中結果格納用メモリ 413 に供給し、図22の計算器  $415_k$  は、バリアブルノード演算の他の一部を行った復号途中結果 v を復号途中結果格納用メモリ 410 に供給する。

従って、図18の復号装置400は、計算器 $412_k$ の演算と計算器 $415_k$ の演算とを交互に行うことにより、チェックノード演算とバリアブルノード演算を行い、復号を行うことができる。

なお、図22の計算器412 $_k$ では、復号途中結果格納用メモリ413に格納されている求めたい枝に対応する復号途中結果 $u_j$ を用いて、ブロックBで、計算器415 $_k$ の演算の結果得られる復号途中結果vから、求めたい枝に対応する復号途中結果 $u_j$ を減算するので、図20のFIF0メモリ155が必要ない。

20 次に、計算器  $4 ext{ } 1 ext{ } 2_k$  で行われる演算と、計算器  $4 ext{ } 1 ext{ } 5_k$  で行われる演算について、式を用いて説明する。

具体的には、計算部412は、上述した式(7)と、以下に表す式(8)にしたがう第1の演算を行い、その第1の演算の結果である復号途中結果 uj を復号途中結果格納用メモリ410に供給して格納させる。計算部415は、上述した式(5)にしたがう第2の演算を行い、その第2の演算の結果である復号途中結果 v を復号途中結果格納用メモリ410に供給して格納させる。

$$v_i = v - u_{dv}$$
 (8)



なお、式 (8) の u<sub>dv</sub> は、検査行列 H の i 列のメッセージを求めようとする枝からのチェックノード演算の途中結果(ここでは、チェックノード演算結果そのもの)を表している。即ち、u<sub>dv</sub> は、求めたい枝に対応する復号途中結果である。即ち、上述した式 (5) にしたがう第2の演算の結果得られる復号途中結果 v は、受信値 u<sub>0i</sub> と検査行列 H の i 列の各行の1 に対応するすべての枝からのチェックノード演算の復号途中結果 u<sub>j</sub> とを加算したものであるので、上述した式 (7) に用いられる値 v<sub>i</sub> は、式 (5) にしたがう第2の演算の結果得られる復号途中結果 v から、検査行列 H の i 列の、各行の1 に対応する枝からのチェックノード演算の復号途中結果 u<sub>j</sub> のうち、メッセージを求めようとする枝からのチェックノード演算の復号途中結果 u<sub>dv</sub>を引いた値となる。つまり、式 (7) の演算に用いられる値 v<sub>i</sub> を求める式 (1) の演算は、上述した式 (5) と式 (8) を組み合わせた演算である。

従って、復号装置400では、計算部412による式(7)および式(8)に したがう第1の演算と、計算部415による式(5)にしたがう第2の演算とが 交互に行われ、計算部415が、最後の第2の演算の結果を復号結果として出力 することにより、LDPC符号の繰り返し復号を行うことができる。

なお、ここでは、式 (7) と式 (8) にしたがう第 1 の演算結果を、復号途中結果  $u_j$  を復号途中結果  $u_j$  と記載するが、この復号途中結果  $u_j$  は、式 (7) のチェックノード演算結果  $u_j$  に等しい。

20 また、第2の演算により求められる式(5)のvは、式(1)のバリアブル ノード演算結果  $v_i$  に対して、メッセージを求めようとする枝からのチェックノ ード演算結果  $u_j$  を加算したものであるから、検査行列 H の 1 列(1 つのバリア ブルノード)に対して、1 つだけ求められる。

復号装置400では、計算部412が、計算部415による第2の演算の結果 である検査行列 H の列に対応する復号途中結果 v (第2の復号途中結果)を用いて、第1の演算を行い、その演算の結果得られる検査行列 H の i 列の、各行の 1 に対応する枝のメッセージ (各チェックノードが各枝に出力するメッセージ)

15

20

25



の枝からのチェックノード演算の復号途中結果 uj(第1の復号途中結果)を復号途中結果格納用メモリ413に格納する。従って、復号途中結果格納用メモリ413の容量は、チェックノード演算の結果を格納する図16AとCの枝データ格納メモリ316と同様に、検査行列の1の数(全枝数)とメッセージの量子化ビット数とを乗算した値となる。一方、計算部415は、計算部412による第1の演算の結果である検査行列 Hのi列の、各行の"1"に対応する復号途中結果 ujと受信値 uoiを用いて、第2の演算を行い、その演算の結果得られるi列に対応する復号途中結果 v を復号途中結果格納用メモリ410に格納する。従って、復号途中結果格納用メモリ410に必要な容量は、検査行列の"1"の数より少ない検査行列の列数、即ち、LDPC 符号の符号長と復号途中結果 v の量子化ビット数とを乗算した値となる。

従って、検査行列 H における 1 が疎らな LDPC 符号を復号する復号装置 4 0 0 では、図 1 6 A と B の枝データ格納メモリ 3 1 1 に比べて、復号途中結果格納用メモリ 4 1 0 のメモリの容量を削減することができ、これにより、復号装置 4 0 0 の回路規模を小さくすることができる。

さらに、復号装置400では、計算部415が、式(5)にしたがう第2の演算を行うので、復号装置400は、図16A乃至図16Cの復号装置300において最終的な復号結果を演算する式(5)の演算を行う不図示のブロックを有する必要がなく、図16A乃至図16Cの復号装置300に比べて、図18の復号装置の回路規模を小さくすることができる。

以下、図18の復号装置400の各部の動作について詳細に説明する。

復号途中結果格納用メモリ410には、計算部415から、計算部415による第2の演算の結果である検査行列の5つの列に対応する5つの復号途中結果 D415が供給され、復号途中結果格納用メモリ410は、計算部415から供給された5つの復号途中結果 D415を、第1アドレスから順に格納(記憶)する。

即ち、復号途中結果格納用メモリ410の第1アドレスには、検査行列の列に対応する復号途中結果のうち、第1列目から第5列目の復号途中結果 v が格納

10

15

20

25



される。そして、同様に、第2アドレスには、第6列目から第10列目の復号途中結果 v が格納され、第3アドレスには、第11列目から第15列目の復号途中結果が格納される。以後、同様に、第16列目から第90列目までの復号途中結果 v が、5個ずつ、第4アドレスから第18アドレスまで格納され、計90個の復号途中結果 v が復号途中結果格納用メモリ410に格納される。従って、復号途中結果格納用メモリ410のワード(word)数は、図15の検査行列 H の列数(LDPC 符号の符号長)である90を、同時に読み書きする復号途中結果の数である5で割り算した18となる。

また、復号途中結果格納用メモリ410は、既に格納してある復号途中結果 D415 から、後段の計算部412が求めようとする復号途中結果 u,の対応する検査行列 H の行において"1"になっている復号途中結果 v を5つ同時に読み出し、復号途中結果 D410として、サイクリックシフト回路411に供給する。

なお、復号途中結果格納用メモリ410は、例えば、5つの復号途中結果を同時に読み書き可能なシングルポート RAM で構成される。また、復号途中結果格納用メモリ410には、計算部415の第2の演算により演算された列に対応する復号途中結果 v が格納されるので、復号途中結果格納用メモリ410に格納されるデータ量、即ち、復号途中結果格納用メモリ410に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査行列 H の列数(LDPC 符号の符号長)との乗算値である。

サイクリックシフト回路411には、復号途中結果格納用メモリ410から5つの復号途中結果 D410 が供給されるとともに、制御部417から、その復号途中結果 D410 に対応する検査行列の1が、検査行列において元となる単位行列などを幾つサイクリックシフトであるかの情報 (Matrix データ)を表す制御信号D619 が供給される。サイクリックシフト回路611は、制御信号D619 を元に、5つの復号結果 D410 を並べ替えるサイクリックシフトを行い、その結果を復号途中結果 D411 として、計算部412に供給する。

計算部412は、5つの計算器4121乃至4125からなる。計算部412に



は、サイクリックシフト回路 4 1 1 から、計算部 4 1 5 による第 2 の演算の結果得られた 5 つの復号途中結果 D411(第 2 の復号途中結果) v が供給されるとともに、復号途中結果格納用メモリ 4 1 3 から、前回、計算器 4 1  $2_1$  乃至 4 1  $2_5$  による第 1 の演算の結果得られた 5 つの復号途中結果 D413(第 1 の復号途中結果)  $u_1$  が供給され、その 5 つの復号途中結果 D411と 5 つの復号途中結果 D413が、計算器 4 1  $2_1$  乃至 4 1  $2_5$  にそれぞれ供給される。また、計算部 4 1 2 には、制御部 4 1 7 から制御信号 D419 が供給され、その制御信号 D419 が、計算器 4 1  $2_1$  乃至 4 1  $2_5$  に供給される。なお、制御信号 D419 は、5 つの計算器 4 1  $2_1$  乃至 4 1  $2_5$  に共通の信号である。

10 計算器 4 1 2<sub>1</sub>乃至 4 1 2<sub>5</sub>は、それぞれ復号途中結果 D411 と復号途中結果 D413 を用いて、式 (7) と式 (8) にしたがって第1の演算を行い、復号途中 結果 D412 (v<sub>i</sub>) を求める。計算部 4 1 2 は、計算器 4 1 2<sub>1</sub>乃至 4 1 2<sub>5</sub>による 演算の結果得られる検査行列の 5 つの 1 に対応する 5 つの復号途中結果 D412 を 復号途中結果格納用メモリ 4 1 3 に供給する。

15 復号途中結果格納用メモリ413は、例えば、5つの復号途中結果を同時に読み書き可能な、2つのシングルポート RAM から構成される。復号途中結果格納用メモリ413には、計算部412から5つの復号途中結果 D412が供給されるとともに、制御部417から復号途中結果413の読み書きを制御する制御信号D420が供給される。

20 復号途中結果格納用メモリ413は、制御信号 D420 に基づいて、計算部41 2から供給される5つの復号途中結果 D412 をまとめて格納すると同時に、既に格納してある5つの復号途中結果 D412 を読み出し、復号途中結果 D413 として、計算部412とサイクリックシフト回路414に供給する。即ち、復号途中結果格納用メモリ413は、計算部412とサイクリックシフト回路414に供給する復号途中結果 D413の読み出しと、計算部412から供給される復号途中結果 D412の書き込みとを、同時に行う。

なお、復号途中結果格納用メモリ413には、計算部412の第1の演算によ

10

25



り演算された検査行列 Hのi列の、各行の1に対応する枝からのチェックノード演算の復号途中結果 uj が格納されるので、復号途中結果格納用メモリ413 に格納されるデータ量、即ち、復号途中結果格納用メモリ413に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査行列の1の数との乗算値となる。

サイクリックシフト回路414には、復号途中結果格納用メモリ413から5

つの復号途中結果 D413 (復号途中結果 u<sub>j</sub>) が供給されるとともに、制御部417から、その復号途中結果 D413 に対応する検査行列の1が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報 (Matrix データ) を表す制御信号 D421 が供給される。サイクリックシフト回路414は、制御信号 D421を元に、5つの復号途中結果 D413を並べ替えるサイクリックシフトを行い、その結果を復号途中結果 D414として、計算部415に供給する。

計算部415は、5つの計算器415<sub>1</sub>乃至415<sub>5</sub>からなる。計算部415には、サイクリックシフト回路414から5つの復号途中結果 D414が供給され、その復号途中結果 D414が、計算器415<sub>1</sub>乃至415<sub>5</sub>のそれぞれに供給される。また、計算部415には、受信用メモリ417から5つの受信データ D417 (LDPC 符号)が供給され、その受信データ D417が、計算器415<sub>1</sub>乃至415<sub>5</sub>のそれぞれに供給される。さらに、計算部417には、制御部417から制御信 号 D422が供給され、その制御信号 D422が計算器415<sub>1</sub>乃至415<sub>5</sub>に供給される。なお、制御信号 D422は、5つの計算器417<sub>1</sub>乃至417<sub>5</sub>に共通の信号である。

計算器  $4\,1\,5_1$  乃至  $4\,1\,5_6$  は、それぞれ復号途中結果 D414 と受信データ D417 とを用いて、式(5)にしたがって、それぞれ第  $2\,0$  演算を行い、復号途中結果 D415 を求める。計算部  $4\,1\,5$  は、計算器  $4\,1\,5_1$  乃至  $4\,1\,5_6$  の第  $2\,0$  演算の結果  $4\,1\,5$  にしたがって、で、復号途中結果格納用メモリ  $4\,1\,0$  に 供給する。また、計算部  $4\,1\,5$  は、いま行う演算が最後の第  $2\,0$  演算である場合、

15

20



その演算の結果得られる5つの復号途中結果 D415 を、最終的な復号結果として 出力する。

受信用メモリ416は、通信路を通して受信した受信値(符号ビット)D416 から計算した符号ビットの0らしさの値である受信 LLR (対数尤度比)を、受信データ D417 として格納する。

即ち、受信用メモリ416の第1のアドレスには、検査行列の列に対応する受信データ D417 のうち、検査行列の第1列目から第5列目までに対応する受信データ D417 が格納される。そして、第2のアドレスには、検査行列の第6列目から第10列目までに対応する受信データ D417 が格納され、第3アドレスには、検査行列の第11列目から第16列目までに対応する受信データ D417 が格納される。以後、同様に、第4アドレスから第18アドレスまでに、検査行列の第17列目から第90列目までに対応する受信データ D417 が、5つずつ格納される。そして、受信用メモリ616は、既に格納している受信データ D417を、バリアブルノード演算に必要となる順番に5つずつ読み出し、計算部415に供給する。

なお、受信用メモリ416は、例えば、5つの受信データを同時に読み書き可能なシングルポート RAM から構成される。また、受信用メモリ416に格納されるデータ量、即ち、受信用メモリ315に必要とされる記憶容量は、LDPC符号の符号長と、受信データの量子化ビット数との乗算値である。さらに、受信用メモリ416のワード(word)数は、LDPC符号の符号長、即ち、検査行列の列数である90を、同時に読み出す受信データD417の数である5で割り算した値の18である。

制御部417は、制御信号 D418 をサイクリックシフト回路411に、制御信号 D419 を計算部412に供給することにより、それぞれを制御する。また、制 御部417は、制御信号 D420 を復号途中結果格納用メモリ413に、制御信号 D421 をサイクリックシフト回路414に、制御信号 D421 を計算部415にそれぞれ供給することにより、それぞれを制御する。

20



復号途中結果格納用メモリ410、サイクリックシフト回路411、計算部412、復号途中結果格納用メモリ413、サイクリックシフト回路414、計算部415の順で、データが一巡することで、復号装置400は、1回の復号を行うことができる。復号装置400では、所定の回数だけ繰り返して復号が行われた後、計算部415による第2の演算の結果である復号途中結果D415が、最終的な復号結果として出力される。

図21は、図18の計算部412の計算器412<sub>1</sub>の構成例を示すブロック図である。

なお、図21では、計算器412<sub>1</sub>について説明するが、計算器412<sub>2</sub>乃至計 10 算器412<sub>5</sub>も同様に構成される。

また、図21では、前回の計算部412による第1の演算の結果得られる各復 号途中結果  $(u_{dv})$  が符号ビットを合わせて合計 6 ビット (bit) に量子化され、計算器415による第2の演算の結果得られる各復号途中結果 (v) が 9 ビットに量子化されているものとして、計算器412 $_1$ を表している。さらに、図21の計算器412 $_1$ には、クロックckが供給され、このクロックckは、必要なブロックに供給されるようになっている。そして、各ブロックは、クロックckに同期して処理を行う。

図21の計算器 412<sub>1</sub>は、制御部 417から供給される制御信号 D419 に基づいて、復号途中結果格納用メモリ 413から1つずつ読み込まれる、前回の計算部 412による第1の演算の結果得られた復号途中結果 D413 ( $u_{dv}$ ) と、サイクリックシフト回路 411から1つずつ読み込まれる復号途中結果 D411 (v) とを用いて、式 (7) と式 (8) にしたがう第1の演算を行う。

即ち、計算器 4 1 2<sub>1</sub>には、サイクリックシフト回路 4 1 1 から供給される 5 つの 9 ビットの復号途中結果 D411(v)のうちの、1 つの復号途中結果 D411 が供 25 給されるとともに、復号途中結果格納用メモリ 4 1 3 から供給される、前回の計算部 4 1 2 による演算の結果である 5 つの 6 ビットの復号途中結果 D413(u<sub>j</sub>)のうちの、前回の計算部 4 1 2 による演算の結果である 1 つの復号途中結果



D413 が供給され、その9ビットの復号途中結果 D411 (v) と6ビットの復号途中結果 D413 ( $u_{dv}$ ) が、減算器 431 に供給される。また、計算器 412 には、制御部 417 から制御信号 D419 が供給され、その制御信号 D419 がセレクタ 435 とセレクタ 442 に供給される。

5 減算器431は、9ビットの復号途中結果 D411 (v) から6ビットの復号途中 結果 D413 (u<sub>j</sub>) を減算し、その6ビットの減算値 D431を出力する。即ち、減算 器431は、式(8)にしたがって演算を行い、その演算の結果である減算値 D431 (v<sub>i</sub>)を出力する。

減算器431により出力された6ビットの減算値 D431 のうち、最上位ビット
10 の正負を示す符号ビット D432 (sign (v<sub>i</sub>)) が EXOR 回路440に供給され、下位5ビットの絶対値 D433 (|v<sub>i</sub>|) が LUT432に供給される。

LUT 4 3 2 は、絶対値 D433( $|v_i|$ ) に対して、式(7)における  $\phi(|v_i|)$  の演算を行った 5 ビットの演算結果 D434( $\phi(|v_i|)$ )を読み出し、加算器 4 3 3 と FIF0 メモリ 4 3 8 に供給する。

加算器433は、演算結果 D434 (ø(|v<sub>i</sub>|)) とレジスタ434に格納されている9ビットの値 D435とを加算することにより、演算結果 D434を積算し、その結果得られる9ビットの積算値をレジスタ434に再格納する。なお、検査行列の1行に亘る全ての1に対応する復号途中結果 D411から求められた絶対値 D433(|v<sub>i</sub>|)に対する演算結果が積算された場合、レジスタ434はリセットされる。

検査行列の1行に亘る復号途中結果 D411 が 1 つずつ読み込まれ、レジスタ434に1行分の演算結果 D434 が積算された積算値が格納された場合、制御部417から供給される制御信号 D419 は、0 から1に変化する。例えば、行の重み (row weight) が「9」である場合、制御信号 D419 は、1 から8 クロック目までは、「0」となり、9 クロック目では「1」となる。

制御信号 D419 が「1」の場合、セレクタ435は、レジスタ434に格納されている値、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果



D411(復号途中結果 v)から求められた  $\phi(|v_i|)$ が積算された 9 ビットの値 D435(i=1から i=d。までの  $\Sigma$   $\phi(|v_i|)$ )を選択し、値 D436 として、レジスタ4 3 6 に出力して格納させる。レジスタ4 3 6 は、格納している値 D436 を、9 ビットの値 D437 として、セレクタ4 3 5 と加算器 4 3 7 に供給する。制御信号 D419 が「0」の場合、セレクタ4 3 5 は、レジスタ4 3 6 から供給された値 D437 を選択し、レジスタ4 3 6 に出力して再格納させる。即ち、検査行列の1行に百る全ての1に対応する復号途中結果 D411(復号途中結果 v)から求められた  $\phi(|v_i|)$ が積算されるまで、レジスタ4 3 6 は、前回積算された  $\phi(|v_i|)$ を、セレクタ4 3 5 と加算器 4 3 7 に供給する。

一方、FIFOメモリ438は、レジスタ436から新たな値 D437(i=1から  $i=d_o$ までの  $\Sigma$   $\phi$  ( $|v_i|$ ))が出力されるまでの間、LUT432が出力した演算 結果 D434( $\phi$  ( $|v_i|$ ))を遅延し、5 ビットの値 D438 として減算器437に供給 する。減算器437は、レジスタ436から供給された値 D437 から、FIFO メモ リ438から供給された値 D438 を減算し、その減算結果を、5 ビットの減算値 D439 として LUT439に供給する。即ち、減算器437は、検査行列の1行に 亘る全ての1に対応する復号途中結果 D411(復号途中結果 v)から求められた  $\phi$  ( $|v_i|$ )の積算値から、求めたい枝に対応する復号途中結果、即ち、検査行列の 所定の1に対応する復号途中結果 D411(復号途中結果 v)から求められた  $\phi$  ( $|v_i|$ )を減算して、その減算値(i=1から $i=d_o-1$ までの  $\Sigma$   $\phi$  ( $|v_i|$ ))を減算値 D439 として LUT439に供給する。

LUT 4 3 9 は、減算値 D439(i=1から i=d。-1までの  $\Sigma \phi(|v_i|)$ )に対して、式(7)における  $\phi^{-1}$ ( $\Sigma \phi(|v_i|)$ )の演算を行った 5 ビットの演算結果 D440( $\phi^{-1}(\Sigma \phi(|v_i|))$ を出力する。

以上の処理と並行して、EXOR 回路 4 4 0 は、レジスタ 4 4 1 に格納されてい 25 る 1 ビットの値 D442 と符号ビット D432 との排他的論理和を演算することにより、符号ビットどうしの乗算を行い、1 ビットの乗算結果 D441 をレジスタ 4 4 1 に再格納する。なお、検査行列の 1 行に亘る全ての 1 に対応する復号途中結



果 D411 から求められた符号ビット D432 が乗算された場合、レジスタ 4 4 1 は リセットされる。

検査行列の1行に亘る全ての1に対応する復号途中結果 D411 から求められた 符号ビット D432 が乗算された乗算結果 D441 (i=1からd。までの

 $\Pi sign(v_i)$ ) がレジスタ441に格納された場合、制御部417から供給される 5 制御信号 D419 は、「O」から「1」に変化する。

制御信号 D419 が「1」の場合、セレクタ442は、レジスタ441に格納さ ・ れている値、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果 D411 から求められた符号ビット D432 が乗算された値 D442 (i=1からi=d。 までの ∏sign(v<sub>i</sub>)) を選択し、1ビットの値 D443 としてレジスタ 4 4 3 に出力 して格納させる。レジスタ443は、格納している値 D443を、1ビットの値 D444 としてセレクタ 4 4 2 と EXOR 回路 4 4 5 に供給する。制御信号 D419 が 「O」の場合、セレクタ442は、レジスタ443から供給された値 D444を選 択し、レジスタ443に出力して再格納させる。即ち、検査行列の1行に亘る 全ての1に対応する復号途中結果 D411 (復号途中結果 v) から求められた符号 15 ビットD432が乗算されるまで、レジスタ443は、前回格納した値を、セレク タ442と EXOR 回路445 に供給する。

一方、FIFO メモリ 4 4 4 は、レジスタ 4 4 3 から新たな値 D444 (i = 1 から i = d。までの ∏sign(v,)) が EXOR 回路 4 4 5 に供給されるまでの間、符号ビ ット D432 を遅延し、1 ビットの値 D445 として EXOR 回路 4 4 5 に供給する。 20 EXOR 回路 4 4 5 は、レジスタ 4 4 3 から供給された値 D444 と、FIFO メモリ 4 4.4から供給された値 D445 との排他的論理和を演算することにより、値 D444 を、値 D445 で除算し、1 ビットの除算結果を除算値 D446 として出力する。即 ち、EXOR回路445は、検査行列の1行に亘る全ての1に対応する復号途中結 果 D411 から求められた符号ビット D432 (sign(v<sub>i</sub>)) の乗算値を、検査行列の所 25 定の1に対応する復号途中結果 D411 から求められた符号ビット D432  $(sign(v_i))$  で除算して、その除算値(i=1から $i=d_i-1$ までの



∏sign(v<sub>i</sub>)) を除算値 D446 として出力する。

計算器  $4\,1\,2_1$  では、LUT  $4\,3\,9$  から出力された 5 ビットの演算結果 D440 を下位 5 ビットとするとともに、EXOR 回路  $4\,4\,5$  から出力された 1 ビットの除算値 D446 を最上位ビットとする合計 6 ビットが復号途中結果 D412 (復号途中結果  $u_i$ ) として出力される。

以上のように、計算器 4 1 2  $_1$  では、式(7)と式(8)の演算が行われ、復 号途中結果  $u_j$  が求められる。

なお、図15の検査行列の行の重みの最大は9であるため、即ち、計算器41 $2_1$ に供給される復号途中結果 D411(v)と復号途中結果 D413( $u_{dv}$ )の最大数は 10 9であるため、計算器41 $2_1$ は、9個の復号途中結果 D411 から求められる9 個の演算結果 D434( $\phi(|v_i|)$ )を遅延させる FIF0 メモリ 4 3 8 と、9個の符号 ビット D432 を遅延させる FIF0 メモリ 4 4 4 を有している。行の重みが 9 未満 の行のメッセージを計算するときには、FIF0 メモリ 4 3 8 と FIF0 メモリ 4 4 4 における遅延量が、その行の重みの値に減らされる。

15 図22は、図18の計算部415の計算器415<sub>1</sub>の構成例を示すブロック図である。

なお、図22では、計算器 $415_1$ について説明するが、計算器 $415_2$ 乃至計算器 $415_5$ も同様に構成される。

また、図22では、計算器412による第1の演算の結果得られる各復号途中 20 結果  $(u_j)$  が符号ビットを合わせて合計 6 ビットに量子化されているものとして、計算器 4 1  $5_1$  を表している。さらに、図22の計算器 4 1  $5_1$  には、クロック c k が供給され、このクロック c k k 、必要なブロックに供給されるようになっている。そして、各プロックは、クロック c k に同期して処理を行う。

図22の計算器  $415_1$ は、制御部 417から供給される制御信号 D422 に基 がいて、受信用メモリ 416 から 1 つずつ読み込まれる受信データ D417(受信 値  $u_{0i}$ )と、サイクリックシフト回路 414 から 1 つずつ読み込まれる復号途中 結果 D414 ( $u_{i}$ ) とを用いて、式 (5) にしたがう第2の演算を行う。

WO 2004/102811

10

15

即ち、計算器  $415_1$ では、サイクリックシフト回路 414から、検査行列の各行の1に対応する6ビットの復号途中結果 D414(復号途中結果  $u_j$ )が1つずつ読み込まれ、その復号途中結果 D414が、加算器 471に供給される。また、計算器  $415_1$ では、受信用メモリ 416から6ビットの受信データ D417が1つずつ読み込まれ、加算器 475に供給される。さらに、計算器  $415_1$ には、制御部 417から制御信号 D422 が供給され、その制御信号 D422 は、セレクタ 473に供給される。

57

加算器 471 は、復号途中結果 D414(復号途中結果  $u_j$ )とレジスタ 472 に格納されている 9 ビットの値 D471 とを加算することにより、復号途中結果 D414 を積算し、その結果得られる 9 ビットの積算値を、レジスタ 472 に再格納する。なお、検査行列の 1 列に亘る全ての 1 に対応する復号途中結果 D414 が積算された場合、レジスタ 472 はリセットされる。

検査行列の1列に亘る復号途中結果 D414 が 1 つずつ読み込まれ、レジスタ472に1列分の復号途中結果 D414 が積算された値が格納された場合、制御部417から供給される制御信号 D422 は、「0」から「1」に変化する。例えば、列の重みが「5」である場合、制御信号 D422 は、1から4クロック目までは「0」となり、5クロック目では「1」となる。

制御信号 D422 が「1」の場合、セレクタ473は、レジスタ472 に格納されている値、即ち、検査行列の1列に亘る全ての枝からの復号途中結果 D414

20 (復号途中結果 u,) が積算された9ビットの値 D471 (j=1からdvまでの Σu,)を選択し、レジスタ474に出力して格納させる。レジスタ474は、格納している値 D471を、9ビットの値 D472として、セレクタ471と加算器475に供給する。制御信号 D422が「0」の場合、セレクタ473は、レジスタ474から供給された値 D472を選択し、レジスタ474に出力し再格納させる。 即ち、検査行列の1列に亘る全ての枝からの復号途中結果 D414(復号途中結果 u,) が積算されるまで、レジスタ474は、前回積算された値を、セレクタ473と加算器475に供給する。

加算器47.5 は、9 ビットの値 D472 と、受信用メモリ416から供給された6 ビットの受信データ D417 とを加算して、その結果得られる6 ビットの値を復 号途中結果 D415 (復号途中結果 v) として出力する。

以上のように、計算器 4 1 5<sub>1</sub>では、式 (5) の演算が行われ、復号途中結果 v が求められる。

なお、図8の検査行列の列の重みの最大は5であるため、即ち、計算器415  $_1$ に供給される復号途中結果 $_1$ の最大数は5であるため、計算器415 $_1$ は、6 ビットの復号途中結果 $_1$ を最大5個加算する。従って、計算器415 $_1$ の出力は、9ビットの値となっている。

10 図23は、図18の復号途中結果格納用メモリ413の構成例を示すブロック図である。

復号途中結果格納用メモリ413は、スイッチ501と504、および2つのシングルポート RAM である復号途中結果格納用 RAM 502と503から構成される。

15 この復号途中結果格納用メモリ413の各部について詳細に説明する前に、まず、復号途中結果格納用 RAM 502と503へのデータの格納方法について説明する。

復号途中結果格納用 RAM 5 0 2 と 5 0 3 は、計算部 4 1 2 による第 1 の演算の 結果得られ、スイッチ 5 0 1 を介して供給された復号途中結果 D412 を格納する。

具体的には、復号途中結果格納用 RAM 5 0 2 の第1アドレスから第9アドレスには、図15の検査行列 H の第1行目から第5行目までの1に対応する復号途中結果 D412(D501)が、各行ともに横方向(列方向)に詰めた形に(0を無視した形で)格納される。

即ち、第 j 行第 i 列を、(j, i)と表すこととすると、復号途中結果格納用 RAM 25 502の第1アドレスには、図15の検査行列の構成行列である(1,1)から (5,5)の5×5の単位行列の1に対応するデータが、第2アドレスには、図15 の検査行列の構成行列である(1,21)から(5,25)のシフト行列(5×5の単位行



列を右方向に3つだけサイクリックシフトしたシフト行列)の1に対応するデータが格納される。第3アドレスから第8アドレスも同様に図15の検査行列の構成行列と対応づけてデータが格納される。そして、第9アドレスには、検査行列の(1,86)から(5,90)のシフト行列(5×5の単位行列のうちの1行目の1を0に置き換えて1つだけ左にサイクリックシフトしたシフト行列)の1に対応するデータが格納される。ここで、図15の検査行列の(1,86)から(5,90)のシフト行列においては、1行目に1がないため、第9アドレスにはデータが格納されない。

復号途中格納用 RAM 5 0 2の第1 0アドレスから第1 8アドレスには、図15 の検査行列の第1 1行目から第1 5行目までの1に対応するデータが格納される。即ち、第1 0アドレスには、検査行列の(11,6)から(15,10)の5×5の単位行列を右に3つだけサイクリックシフトした行列の1に対応するデータが格納され、第1 1アドレスには、検査行列の(11,11)から(15,15)の和行列(5×5の単位行列と、5×5の単位行列を右に3つだけサイクリックシフトしたシフト行列との和である和行列)を構成するシフト行列の1に対応するデータが格納される。また、第1 2アドレスには、検査行列の(11,6)から(15,10)の和行列を構成する単位行列の1に対応するデータが格納される。以下、第1 3アドレスから第1 8アドレスについても、検査行列に対応づけてデータが格納される。

即ち、重みが2以上の構成行列については、その構成行列を、重みが1である P×Pの単位行列、そのコンポーネントである1のうち1個以上が0になった準単位行列、または単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが1の単位行列、準単位行列、またはシフト行列の1の位置に対応するデータ(単位行列、準単位行列、またはシフト行列に属する枝に対応するメッセージの復号途中結果)は、同一ア ドレスに格納される。

同様に、復号途中格納用 RAM 5 0 2 の第 1 9 アドレスから第 2 7 アドレスには、 図 1 5 の検査行列に対応づけて、第 2 1 行目から第 2 5 行目までの 1 に対応する



データが格納される。即ち、復号途中結果格納用 RAM 5 0 2 のワード数は、 2 7 である。

復号途中結果格納用 RAM 5 0 3 の第1 アドレスから第9 アドレスには、図15 の検査行列 H の第6 行目から第10 行目までの1 に対応する復号途中結果 D412 (D502) が、各行ともに横方向(列方向)に詰めた形に(0 を無視した形で)格納される。

即ち、復号途中結果格納用 RAM 5 0 3 の第 1 アドレスには、検査行列の構成行列である(6,1)から(10,5)の和行列(5×5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行列)を構成する第1のシフト行列の1に対応するデータが、第2アドレスには、検査行列の構成行列である(6,1)から(10,5)の和行列を構成する第2のシフト行列の1に対応するデータが格納される。以下、第3アドレスから第9アドレスも同様に検査行列の構成行列と対応づけてデータが格納される。

- 15 同様に、復号途中格納用 RAM 5 0 3 の第 1 0 アドレスから第 1 8 アドレスには、 図 1 5 の検査行列の第 1 6 行目から第 2 0 行目までの 1 に対応するデータが、第 1 9 アドレスから第 2 7 アドレスには、検査行列の第 2 6 行目から第 3 0 行目までの 1 に対応するデータが、図 1 5 の検査行列に対応づけて格納される。即ち、 復号途中結果格納用 RAM 5 0 3 のワード数は、 2 7 である。
- 20 上述したように、復号途中結果格納用 RAM 5 0 2 と 5 0 3 のワード(word)数は、2 7である。即ち、ワード数は、検査行列の行の重み(row weight)の9 と行数の3 0 とを乗算し、その乗算結果(検査行列の1 の数)を、同時に読み出す復号途中結果 D501 の数の5 で除算し、さらに、復号途中結果格納用メモリ 4 1 3 が有する復号途中結果格納用 RAM の個数の2 で除算した値となる。
- 25 以下、図23の復号途中結果格納用メモリ413の各部の動作について詳細に 説明する。

で 復号途中結果格納用メモリ413には、計算部412により第1の演算が行わ

20



れる場合、計算部412から第1の演算の結果得られる復号途中結果 D412  $(u_j)$  が供給され、その復号途中結果 D412 が復号途中結果格納用 RAM 5 0 2 または復号途中結果格納用 RAM 5 0 3 のうちの一方の所定のアドレスに書き込まれると同時に、他方から、前回の計算部412による第1の演算の結果得られた復号途中結果 D412  $(u_i)$  が読み出され、計算部412に出力される。一方、計算部415により第2の演算が行われる場合、復号途中結果格納用メモリ413は、復号途中結果格納用 RAM 5 0 2 または復号途中結果格納用 RAM 5 0 3 に書き込みを行わず、どちらか一方の RAM の所定のアドレスから復号途中結果を読み出し

10 スイッチ501には、計算部412から5つの復号途中結果 D412が供給されるとともに、その復号途中結果 D412を書き込むメモリとして、復号途中結果格納用 RAM 503の一方の選択を表す制御信号 D4201が制御部417から供給される。スイッチ501は、制御信号 D4201に基づいて、復号途中結果格納用 RAM 502または復号途中結果格納用 RAM 503 の一方を選択し、その選択した一方に、5つの復号途中結果 D412を供給する。

て、サイクリックシフト回路414に供給する。

復号途中結果格納用 RAM 5 0 2 には、スイッチ 5 0 1 から 5 つの復号途中結果 D412 が、復号途中結果 D501 として供給されるとともに、制御部 4 1 7 からアドレスを表す制御信号 D4202 が供給される。復号途中結果格納用 RAM 5 0 2 は、制御信号 D4022 が表すアドレスに既に格納されている前回の計算部 4 1 2 による第1の演算の結果得られた 5 つの復号途中結果 D501 を読み出し、復号途中結果 D503 としてスイッチ 5 0 4 に供給する。また、復号途中結果格納用 RAM 5 0 2 は、制御信号 D4022 が表すアドレスに、スイッチ 5 0 1 から供給された 5 つの復号途中結果 D501 を格納する(書き込む)。

復号途中結果格納用 RAM 5 O 3 には、スイッチ 5 O 1 から 5 つの復号途中結果 D412 が、復号途中結果 D502 として供給されるとともに、制御部 4 1 7 からアドレスを表す制御信号 D4203 が供給される。復号途中結果格納用 RAM 5 O 3 は、制御信号 D4203 が表すアドレスに既に格納されている前回の計算部 4 1 2 による第



1の演算の結果得られた 5 つの復号途中結果 D502 を読み出し、復号途中結果 D504 としてスイッチ 5 0 4 に供給する。また、復号途中結果格納用 RAM 5 0 2 は、制御信号 D420 $_3$ が表すアドレスに、スイッチ 5 0 1 から供給された 5 つの復号途中結果 D502 を格納する (書き込む)。

5 スイッチ504には、復号途中結果格納用 RAM 502から復号途中結果 D503 が供給されるか、あるいは復号途中結果格納用 RAM 503 から復号途中結果 D504 が供給される。また、制御部417から、復号途中結果格納用 RAM 502または復号途中結果格納用 RAM 503の一方の選択を表す制御信号 D4204が供給される。スイッチ504は、制御信号 D4204に基づいて、復号途中結果格納用 RAM 502 または復号途中結果格納用 RAM 503の一方を選択し、その選択した一方から供給された5つの復号途中結果を、5つの復号途中結果 D413として計算部412とサイクリックシフト回路414に供給する。

図24は、復号途中結果格納用メモリ413の復号途中結果格納用 RAM502 と復号途中結果格納用 RAM503の読み出しと書き込みの動作を説明するタイミ 15 ングチャートである。

なお、図24において、横軸は、時間(t)を表している。

復号途中結果格納用メモリ413では、計算部412により第1の演算が行われる場合、復号途中結果格納用 RAM502が、制御信号 D4202に基づいて、既に格納している、前回の計算部412の第1の演算の結果得られた復号途中結果 D501のうち、同一アドレスに格納している検査行列の第1行目から第5行目までの1に対応する復号途中結果 D501を、5つ単位で9回読み出し、スイッチ504を介して、計算部412に供給する。即ち、図15の検査行列 Hの行重みは、9であるため、検査行列 Hの各行の1に対応する復号途中結果は9つあり、復号途中結果格納用 RAM502は、第1行目から第5行目までの1に対応する5つの復号途中結果 D501を、5つ単位で9回読み出す。

次に、復号途中結果格納用 RAM 5 0 3 は、制御信号 D420<sub>3</sub> に基づいて、既に格納している、前回の計算部 4 1 2 による第 1 の演算の結果得られた復号途中結果

10

15

20

25



D502 のうち、同一アドレスに格納している検査行列の第6行目から第10行目までの1に対応する復号途中結果D502 を、5つ単位で9回続けて読み出し、スイッチ504を介して、計算部412に供給する。それと同時に、復号途中結果格納用RAM502には、計算部412により、いま行われている第1の演算の結果得られる検査行列の第1行目から第5行目までの1に対応する5つの復号途中結果D412がスイッチ501を介して、復号途中結果D501として供給され、復号途中結果格納用RAM502は、その復号途中結果D501を、制御信号D4202に基づいて、既に読み出された復号途中結果D503が格納されていたアドレスに9回続けて格納する。

その後、復号途中結果格納用 RAM 5 0 2 は、制御信号 D4202 に基づいて、既に格納している、前回の計算部 4 1 2 による第 1 の演算の結果得られた復号途中結果 D501 のうち、同一アドレスに格納している検査行列の第 1 1 行目から第 1 5 行目までの 1 に対応する復号途中結果 D501 を、5 つ単位で 9 回続けて読み出し、スイッチ 5 0 4 を介して、計算部 4 1 2 に供給する。それと同時に、復号途中結果格納用 RAM 5 0 3 には、計算部 4 1 2 により、いま行われている第 1 の演算の結果得られる検査行列の第 6 行目から第 1 0 行目までの 1 に対応する 5 つの復号途中結果 D412 がスイッチ 5 0 1 を介して、復号途中結果 D502 として供給され、復号途中結果格納用 RAM 5 0 3 は、その復号途中結果 D502 を、制御信号 D420。に基づいて、既に読み出された復号途中結果 D504 が格納されていたアドレスに9回続けて格納する。

以後、同様に、計算部412による第1の演算の結果得られる検査行列の全ての1に対応する復号途中結果が、復号途中結果格納用 RAM 502または復号途中結果格納用 RAM 502と復号途中結果格納用 RAM 502と復号途中結果格納用 RAM 503は、9回ずつの読み出しまたは書き込みを交互に行う。

復号途中結果格納用メモリ413では、計算部415による第2の演算が行われる場合、制御信号 D420<sub>2</sub>に基づいて、復号途中結果格納用 RAM 502から既に格納されている第1の演算の結果得られる復号途中結果 D503を読み出すか、あ

20



るいは制御信号  $D420_3$  に基づいて、復号途中結果格納用 RAM503 から、既に格納されている第1の演算の結果得られる復号途中結果 D504 を読み出し、その読み出した復号途中結果をスイッチ504 を介して、サイクリックシフト回路 414 4に供給する。

5 図25は、図18の復号装置400の復号処理を説明するフローチャートである。この処理は、例えば、受信用メモリ416に復号すべき受信データが格納されたとき、開始される。

ステップS50において、サイクリックシフト回路414は、復号途中結果格納用メモリ413から供給された後述するステップS56で格納される5つの復号途中結果 D413 を、サイクリックシフトし、計算部415に供給する。

具体的には、サイクリックシフト回路414には、復号途中結果格納用メモリ 413から5つの復号途中結果 D413 が供給されるとともに、制御部417から、 その復号途中結果 D413 に対応する検査行列の1が検査行列において元となる単 位行列などを幾つサイクリックシフトしたものであるかの情報 (Matrix デー

15 夕)を表す制御信号 D421 が供給される。サイクリックシフト回路414は、制御信号 D421 を元に、5つの復号途中結果 D413 をサイクリックシフトし(並べ替え)、その結果を復号途中結果 D414 として、計算部415に供給する。

なお、受信用メモリ416から供給された受信データ D417 に対して、まだ第1の演算が行われておらず、復号途中結果格納用メモリ413に復号途中結果 D413 が格納されていない場合、計算部415は、復号途中結果 uj を初期値に設定する。

ステップS51において、計算部415は、第2の演算を行い、その演算の結果である復号途中結果 D415を復号途中結果格納用メモリ410に供給する。

15

20

25



される。さらに、計算部 4 1 5 には、制御部 4 1 7 から制御信号 D422 が供給され、その制御信号 D422 が計算器 4 1 5, 乃至 4 1 5, に供給される。

計算器  $4\,1\,5_1$  乃至  $4\,1\,5_5$  は、復号途中結果 D414 と受信データ D417 を用いて、制御信号 D422 に基づいて、式(5)にしたがって、それぞれ演算を行い、その演算の結果得られる検査行列の列に対応する復号途中結果 D415 (v) を復号途中結果格納用メモリ  $4\,1\,0$  に供給する。

ステップS51の処理後は、ステップS52に進み、復号途中結果格納用メモリ410は、ステップS51で計算部415から供給された復号途中結果 D415 を、同一アドレスに格納し、ステップS53に進む。

10 ステップS53において、制御部417は、計算部415により、検査行列の 列に対応する全ての復号途中結果 D415 が演算されたかどうかを判定し、全ての 復号途中結果 D415 が演算されていないと判定した場合、ステップS50に戻り、 上述した処理を繰り返す。

一方、ステップS53において、制御部417は、計算部415により、検査行列の列に対応する全ての復号途中結果D415が演算されたと判定した場合、ステップS54に進み、サイクリックシフト回路411は、復号途中結果格納用メモリ410から供給される復号途中結果D410(v)をサイクリックシフトする。

具体的には、サイクリックシフト回路411には、復号途中結果格納用メモリ 410から5つの復号途中結果 D410 が供給されるとともに、制御部417から、その復号途中結果 D410 に対応する検査行列の1が検査行列において元となる単 位行列などを幾つサイクリックシフトしたものであるかの情報 (Matrix データ)を表す制御信号 D418 が供給される。サイクリックシフト回路411は、制御信号 D418 を元に、5つの復号途中結果 D410 をサイクリックシフトし(並べ替え)、その結果を復号途中結果 D411 として、計算部412に供給する。

ステップS54の処理後は、ステップS55に進み、計算部412は、第1の 演算を行い、その演算結果である復号途中結果 D412 をサイクリックシフト回路 414に供給する。

10



具体的には、計算部 4 1 2 には、ステップ S 5 4 でサイクリックシフト回路 4 1 1 から 5 つの復号途中結果 D411 (v) が供給されるとともに、後述するステップ S 5 6 で既に格納された前回の計算部 4 1 2 による第 1 の演算の結果得られた 5 つの復号途中結果 D412 (D413) ( $u_i$ ) が供給され、その復号途中結果 D411 と復号途中結果 D413 が、計算部 4 1 2 の計算器 4 1  $2_1$  乃至 4 1  $2_5$  のそれぞれに 1 つずつ供給される。さらに、計算部 4 1 2 には、制御部 4 1 7 から制御信号 D419 が供給され、その制御信号 D419 が計算器 4 1  $2_1$  乃至 4 1  $2_5$  に供給される。

計算器  $4\,1\,2_1$  乃至  $4\,1\,2_5$  は、それぞれ復号途中結果 D411 と復号途中結果 D413 とを用いて、制御信号 D419 に基づいて、式(7)と式(8)にしたがって、それぞれ演算を行い、その演算の結果得られる復号途中結果 D412  $(u_1)$  を復号 途中結果格納用メモリ  $4\,1\,3$  に供給する。

ステップS55の処理後は、ステップS56に進み、復号途中結果格納用メモリ413は、ステップS55で計算部412から供給された5つの復号途中結果D412を、同一のアドレスに格納し、ステップS57に進む。

15 ステップS57において、制御部417は、計算部412により、検査行列の全ての1に対応する復号途中結果 D412 が演算されたかどうかを判定し、全ての復号途中結果が演算されていないと判定した場合、ステップS54に戻り、上述した処理を繰り返す。

一方、ステップS57において、制御部417は、計算部412により、全て 20 の1に対応する復号途中結果 D412 が演算されたと判定した場合、処理を終了す る。

なお、復号装置400は、復号回数だけ図25の復号処理を繰り返し行ない、 最後の第2の演算の結果得られるメッセージ D415 が、最終的な復号結果として 出力される。

25 上述した説明では、復号途中結果格納用メモリ413は、2つのシングルポート RAM から構成にしたが、1つの RAM に対して読み出しと書き込みが同時に起こらないようにすれば、3つ以上の RAM から構成してもよい。例えば、RAM の物

PCT/JP2004/005562



WO 2004/102811

15

20

理的なビットが足りない場合には、複数の RAM を用いて同じ制御信号を与えることで、論理的に1つの RAM とみなすことができる。

また、枝データ(枝に対応するメッセージ)が欠けている箇所に関しては、メモリ格納時(復号途中結果格納用メモリ410と413へのデータ格納時)には、何のメッセージも格納せず、また、演算時(計算部412での第1の演算時と計算部415での第2の演算時)にも何の演算も行わない。

図26は、本発明を適用した図15の検査行列で表現されるLDPC符号を復号する復号装置の他の一実施の形態の構成例を示すブロック図である。

図26の復号装置600では、図16AとCの枝データ格納メモリ316が、 10 枝データ格納メモリ316に比べて容量の小さい復号途中結果格納用メモリ61 3になっている。

復号装置 600は、復号途中結果格納用メモリ610、サイクリックシフト回路 611、5つの計算器 6121乃至計算器 6125からなる計算部 612、復号途中結果格納用メモリ613、サイクリックシフト回路 614、5つの計算器 6151万至計算器 6155からなる計算部 6155、受信用メモリ6165、および制御部 617から構成される。

ここで、図27万至図30を用いて、図26の計算部612の計算器612 $_1$  乃至計算器612 $_5$ 、および図30の計算部615の計算器615 $_1$ 乃至計算器615 $_5$ と、図10のチェックノード計算器101および図11のバリアブルノード計算器103との関係について説明する。

図27と図28は、前述の図10のチェックノード計算器101と図11のバリアブルノード計算器103とそれぞれ同一の図である。また、図29は、計算器612 $_k$ (k=1,2,・・・,5)の構成例を示しており、図30は、計算器615 $_k$ (k=1,2,・・・,5)の構成例を示している。

25 図 2 6 の 復号装置 6 0 0 では、計算器 6 1  $2_k$  がチェックノード演算を行い、 計算部 6 1  $5_k$  が、バリアブルノード演算をおこなうのではなく、計算器 6  $1 2_k$  がチェックノード演算の一部を、計算器 6  $1 5_k$  がチェックノード演算の他の一

10

15



部とバリアブルノード演算を行う。

即ち、図29の計算器 6 1  $2_k$ は、ブロック D 'と E 'から構成される。ブロック D 'は、図27のチェックノード計算器 1 0 1 の一部である、検査行列の各列の全ての枝に対応するメッセージ  $v_i$  の絶対値に対して  $\phi$  の演算を行った値を積算するブロック D と同様に構成されている。また、ブロック E 'は、検査行列の各列の全ての枝に対応するメッセージ  $v_i$  の符号ビットを乗算するブロック E と同様に構成されている。

一方、図30の計算器  $615_k$  は、ブロック F'、G'、H'とから構成される。 ブロック F'は、図190 チェックノード計算器 1010 他の一部である、検査 行列の各列の全ての枝に対応するメッセージ  $v_i$  の符号ビットの乗算値から、求めたい枝に対応するメッセージ  $v_i$  の符号ビットを除算するとともに、検査行列 の各列の全ての枝に対応するメッセージ  $v_i$  の絶対値に対して  $\phi$  の演算を行った値の積算値から、求めたい枝に対応するメッセージ  $v_i$  の絶対値に対して  $\phi$  の演算を行った値を減算した値に対して、 $\phi^{-1}$  の演算を行うブロック F と同様に構成されている。また、ブロック G'は、メッセージ  $v_i$  の絶対値に対して  $\phi$  の演算を行うブロック G と同様に構成され、ブロック G と同様に構成され、ブロック G と同様に構成されている。 G のバリアブルノード計算器 G の のバリアブルノード演算を行うブロック G と同様に構成されている。

そして、図29の計算器  $612_k$ は、ブロックAとブロックBによる演算の結 20 果、即ち、チェックノード演算の一部を行った復号途中結果 w を復号途中結果 格納用メモリ 613 に供給し、図30の計算器  $615_k$ は、チェックノード演算 の他の一部とバリアブルノード演算を行った復号途中結果  $v_i$  を復号途中結果格納用メモリ 610 に供給する。

従って、図26の復号装置600は、計算器612 $_k$ の演算と計算器615 $_k$ の 25 演算とを交互に行うことにより、チェックノード演算とバリアブルノード演算を 行い、復号を行うことができる。

なお、図30の計算器615kでは、復号途中結果格納用メモリ610に格納

WO 2004/102811

5



次に、計算部 6 1 2 の計算器 6 1 2 乃至計算器 6 1 2 で行われる演算と、計算部 6 1 5 の計算器 6 1 5 乃至計算器 6 1 5 で行われる演算について、式を用いて説明する。

計算部612は、以下の式(9)にしたがう第1の演算を行い、その第1の演算の結果である復号途中結果 w を復号途中結果格納用メモリ613に供給して格納させる。計算部615は、上述した式(1)と、以下の式(10)と(1)にしたがう第2の演算を行い、その第2の演算の結果である復号途中結果 v<sub>i</sub>'を復号途中結果格納用メモリ610に供給して格納させる。

$$w = \sum_{i=1}^{d_c} |v_i'| \times \prod_{i=1}^{d_c} \operatorname{sign}(v_i')$$
 ... (9)

$$u_{j} = \phi^{-1}(|\mathbf{w}| - |\mathbf{v}_{i}'|) \times \operatorname{sign}(\mathbf{v}_{i}') \times \operatorname{sign}(\mathbf{w}) \qquad \dots \qquad (1 \ 0)$$

$$v_{i}' = \phi(|\mathbf{v}_{i}|) \times \operatorname{sign}(\mathbf{v}_{i}) \qquad \dots \qquad (1 \ 1)$$

即ち、式 (9) にしたがう第1の演算の結果得られる復号途中結果wは、式 (1)、式 (10)、式 (11) にしたがう第2の演算の結果得られる検査行列 Hのj行のすべての1に対応するチェックノード演算の復号途中結果 v<sub>i</sub>'の絶対 20 値 | v<sub>i</sub>' | の総和と符号ビット sign (v<sub>i</sub>') の乗算値とを乗算したものであるので、上述した式 (7) にしたがうチェックノード演算によって求められる u<sub>j</sub>は、式 (10) に示すように、式 (9) にしたがう第1の演算の結果得られる復号途中 結果wの絶対値 | w | から、検査行列 H のj 行の、各列の"1"(枝) に対応する (複数の) 復号途中結果 v<sub>i</sub>'のうち、メッセージを求めたい枝に対応する復号途 中結果 v<sub>i</sub>'の絶対値 | v<sub>i</sub>' | を引いた値を用いて表すことができる。

20

25



復号装置6.00では、計算部612による式(9)にしたがう第1の演算と、計算部615による式(1)、式(10)、式(11)にしたがう第2の演算とが交互に行われ、計算部615が、最後の第1の演算の結果を用いて、式(5)にしたがう演算を行い、その演算結果を復号結果として出力することにより、LDPC 符号の繰り返し復号を行う。

即ち、復号装置600では、計算部612が、計算部615による第2の演算の結果である検査行列 H の j 行のすべての1 に対応する復号途中結果 vi を用いて、第1の演算を行い、その演算の結果得られる検査行列の各行に対応する復号途中結果 w を復号途中結果格納用メモリ613に格納する。従って、復号途中10 結果格納用メモリ613の容量は、検査行列の"1"の数より少ない検査行列の行数と復号途中結果 w の量子化ビット数とを乗算した値となる。なお、計算部615は、計算部612による第1の演算の結果である検査行列 H の i 列の各行に対応する復号途中結果 w と受信値 uoi を用いて、第2の演算を行い、その演算の結果得られる検査行列の i 列の1(枝)に対応するチェックノード演算の復りる中結果 vi を復号途中結果格納用メモリ610に格納する。従って、復号途中結果格納用メモリ610に必要な容量は、バリアブルノード演算の結果を格納する図16AとBの枝データ格納メモリ311と同様に、検査行列の1の数と復号途中結果 vi の量子化ビット数とを乗算した値となる。

従って、復号装置600では、図16AとBの枝データ格納メモリ311に比べて、復号途中結果格納用メモリ610のメモリの容量を削減することができ、これにより、復号装置600の回路規模を小さくすることができる。

以下、図26の復号装置600の各部の動作について詳細に説明する。

復号途中結果格納用メモリ610は、制御信号D618に基づいて、計算部61 5から供給される5つの復号途中結果D615をまとめて格納すると同時に、既に 格納してある5つの復号途中結果D615を読み出し、復号途中結果D610として、 サイクリックシフト回路611と計算部615に供給する。即ち、復号途中結果 格納用メモリ610は、サイクリックシフト回路611に供給する復号途中結果

10

15



D610 の読み出しと、計算部615から供給される復号途中結果 D615 の書き込みとを、同時に行う。

なお、復号途中結果格納用メモリ610には、計算部615の第2の演算により演算された検査行列の1(枝)に対応する復号途中結果 v<sub>i</sub>'(第2の復号途中結果)が格納されるので、復号途中結果格納用メモリ610に格納されるデータ量、即ち、復号途中結果格納用メモリ610に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査行列の1の数(全枝数)との乗算値となる。

復号途中結果格納用メモリ610は、例えば、5つの復号途中結果を同時に読み書き可能な、2つのシングルポート RAM から構成される。復号途中結果格納用メモリ610には、計算部615から5つの復号途中結果 D615が供給されるとともに、制御部617から復号途中結果 D615の読み書きを制御する制御信号 D618が供給される。

サイクリックシフト回路 6 1 1 には、復号途中結果格納用メモリ 6 1 0 から 5 つの復号途中結果 D610 が供給されるとともに、制御部 6 1 7 から、その復号途中結果 D610 に対応する検査行列の 1 が、検査行列において元となる単位行列などを幾つサイクリックシフトであるかの情報(Matrix データ)を表す制御信号 D619 が供給される。サイクリックシフト回路 6 1 1 は、制御信号 D619 を元に、5 つの復号結果 D610 を並べ替えるサイクリックシフトを行い、その結果を復号途中結果 D611 として、計算部 6 1 2 に供給する。

20 計算部612は、5つの計算器612<sub>1</sub>乃至612<sub>5</sub>からなる。計算部612には、サイクリックシフト回路611から5つの復号途中結果D611(第2の復号途中結果)(v<sub>i</sub>')が供給され、その5つの復号途中結果D611(第1の復号途中結果)(w)が、計算器612<sub>1</sub>乃至612<sub>5</sub>のそれぞれに供給される。また、計算部612には、制御部617から制御信号D620が供給され、その制御信号D620が、計算器612<sub>1</sub>乃至612<sub>5</sub>に供給される。なお、制御信号D620は、5つの計算器612<sub>1</sub>乃至612<sub>5</sub>に共通の信号である。

計算器612<sub>1</sub>乃至612<sub>5</sub>は、それぞれ復号途中結果 D611 を用いて、式

·5

10

15

20

25



(9) にしたがって第1の演算を行い、復号途中結果 D612(w)を求める。計算部 612は、計算器 6121万至 6125による演算の結果得られる 5 つの復号途中 結果 D612 を復号途中結果格納用メモリ 613に供給する。

復号途中結果格納用メモリ613には、計算部612から、計算部612による第1の演算の結果である検査行列の行に対応する5つの復号途中結果 D612 が 供給され、復号途中結果格納用メモリ613は、計算部612から供給された5 つの復号途中結果 D612 を、第1アドレスから順に格納(記憶)する。

即ち、復号途中結果格納用メモリ613の第1アドレスには、検査行列の行に対応する復号途中結果のうち、第1行目から第5行目の復号途中結果wが格納される。そして、同様に、第2アドレスには、第6行目から第10行目の復号途中結果wが格納され、第3アドレスには、第11行目から第15行目の復号途中結果wが格納される。以後、同様に、第16行目から第30行目までの復号途中結果wが、5個ずつ、第4アドレスから第6アドレスまで格納され、計60個の復号途中結果wが復号途中結果格納用メモリ613に格納される。従って、復号途中結果格納用メモリ610のワード(word)数は、図15の検査行列Hの行数である30を、同時に読み書きする復号途中結果の数である5で割り算した6となる。

また、復号途中結果格納用メモリ 6 1 3 は、既に格納してある 5 つの復号途中結果 0613 から、計算部 6 1 5 が求めようとする復号途中結果  $v_i$ 'の対応する検査行列 H の列において "1" になっている復号途中結果 w  $v_i$  を  $v_i$  の同時に読み出し、復号途中結果  $v_i$   $v_i$ 

なお、復号途中結果格納用メモリ613は、例えば、5つの復号途中結果を同時に読み書き可能な、シングルポート RAM で構成される。また、復号途中結果格納用メモリ613には、計算部612の第1の演算により演算された行に対応する復号途中結果 w が格納されるので、復号途中結果格納用メモリ613に格納されるデータ量、即ち、復号途中結果格納用メモリ613に必要とされる記憶容量は、復号途中結果の量子化ビット数と、検査行列 H の行数との乗算値であ



る。

サイクリックシフト回路 6 1 4 には、復号途中結果格納用メモリ 6 1 3 から 5 つの復号途中結果 D613 (復号途中結果 w) が供給されるとともに、制御部 6 1 7 から、その復号途中結果 D613 に対応する検査行列の 1 が検査行列において元 となる単位行列などを幾つサイクリックシフトしたものであるかの情報 (Matrix データ) を表す制御信号 D621 が供給される。サイクリックシフト回路 6 1 4 は、制御信号 D621 を元に、5 つの復号途中結果 D613 を並べ替えるサイクリックシフトを行い、その結果を復号途中結果 D614 として、計算部 6 1 5 に 供給する。

- 10 計算部 6 1 5 は、5 つの計算器 6 1 5 1 乃至 6 1 5 5 からなる。バリアブルノード計算部 6 1 5 には、サイクリックシフト回路 6 1 4 から 5 つの復号途中結果 D614(w)が供給されるとともに、復号途中結果格納用メモリ 6 1 0 から 5 つの復号途中結果 D614(w)が供給されるとともに、復号途中結果 D614 と復号途中結果 D610が、計算器 6 1 5 1 万至 6 1 5 5 のそれぞれに供給される。また、計算部 6 1 5 には、受信用メモリ 6 1 7 から 5 つの受信データ D617が供給され、その受信データ D617が、計算器 6 1 5 1 乃至 6 1 5 5 のそれぞれに供給される。さらに、計算部 6 1 7 には、制御部 6 1 7 から制御信号 D622が供給され、その制御信号 D622が計算器 6 1 5 1 乃至 6 1 5 5 に供給される。なお、制御信号 D622は、5 つの計算器 6 1 7 1 乃至 6 1 7 5 に共通の信号である。
- 計算器615<sub>1</sub>乃至615<sub>5</sub>は、それぞれ復号途中結果 D614 と D611、受信データ D617 (LDPC 符号) とを用いて、式(1)、式(10)、式(11) にしたがって、それぞれ第2の演算を行い、検査行列の各列の1に対応する5つの復号途中結果 D615 (v<sub>i</sub>') を求める。計算部615は、計算器615<sub>1</sub>乃至615<sub>5</sub>の第2の演算の結果得られる5つの復号途中結果 D615 を、復号途中結果格納用メモ
   り610に供給する。

受信用メモリ616は、通信路を通して受信した受信値(符号ビット)D616 から計算した符号ビットの0らしさの値である受信 LLR (対数尤度比)を、受信

20

25



データ D617 として格納する。

即ち、受信用メモリ616の第1のアドレスには、検査行列の列に対応する受信データ D617 のうち、検査行列の第1列目から第5列目までに対応する受信データ D617 が格納される。そして、第2のアドレスには、検査行列の第6列目から第10列目までに対応する受信データ D617 が格納され、第3アドレスには、検査行列の第11列目から第16列目までに対応する受信データ D617 が格納される。以後、同様に、第4アドレスから第18アドレスまでに、検査行列の第17列目から第90列目までに対応する受信データ D617 が、5つずつ格納される。そして、受信用メモリ616は、既に格納している受信データ D617を計算部615による第2の演算に必要となる順番に5つずつ同時に読み出し、計算部615に供給する。

なお、受信用メモリ616は、例えば、シングルポート RAM から構成される。また、受信用メモリ616に格納されるデータ量、即ち、受信用メモリ616に必要とされる記憶容量は、LDPC符号の符号長と、受信データの量子化ビット数との乗算値である。さらに、受信用メモリ616のワード(word)がは、LDPC符号の符号長、即ち、検査行列の列数である90を、同時に読み出す受信データD617の数である5で割り算した値の18である。

制御部 6 1 7 は、制御信号 D618 を復号途中結果格納用メモリ 6 1 0 に、制御信号 D619 をサイクリックシフト回路 6 1 1 に供給することにより、それぞれを制御する。また、制御部 6 1 7 は、制御信号 D620 を計算部 6 1 2 に、制御信号 D621 をサイクリックシフト回路 6 1 4 に、制御信号 D622 を計算部 6 1 5 に供給することにより、それぞれを制御する。

復号途中結果格納用メモリ610、サイクリックシフト回路611、計算部612、復号途中結果格納用メモリ613、サイクリックシフト回路614、計算部615の順で、データが一巡することで、復号装置600は、1回の復号を行うことができる。復号装置600では、所定の回数だけ繰り返して復号が行われた後、計算部615が、式(5)にしたがう演算を行い、その演算結果が最終的

25



な復号結果として出力される。

図29は、図26の計算部612の計算器612,の構成例を示すプロック図である。

なお、図29では、計算器 $612_1$ について説明するが、計算器 $612_2$ 乃至計 5 算器 $612_5$ も同様に構成される。

また、図29では、計算器615による第2の演算の結果得られる各復号途中結果  $(v_i')$  が6ビットに量子化されているものとして、計算器612 $_1$ を表している。さらに、図29の計算器612 $_1$ には、クロックckが供給され、このクロックckは、必要なブロックに供給されるようになっている。そして、各ブロックは、クロックckに同期して処理を行う。

図29の計算器 $612_1$ は、制御部617から供給される制御信号 D620 に基づいて、サイクリックシフト回路611から1つずつ読み込まれる復号途中結果 D611  $(v_i)$  を用いて、式 (9) にしたがう第1の演算を行う。

即ち、計算器 6 1 21には、サイクリックシフト回路 6 1 1から供給される 5 つの 6 ビットの復号途中結果 D611(vi')のうちの、1 つの復号途中結果 D611 が供給され、最上位ビットの符号ビット D631 が EXOR 回路 6 3 5 に供給されるとともに、その 6 ビットの復号途中結果 D611(vi')の下位 5 ビットの絶対値 D632(|vi'|)が、加算器 6 3 1 に供給される。また、計算器 6 1 21には、制御部 6 1 7から制御信号 D620が供給され、その制御信号 D620がセレクタ 6 3 3 とセレクタ 6 3 7 に供給される。

加算器 631 は、絶対値 D632 ( $|v_i'|$ ) とレジスタ 632 に格納されている 9 ビットの値 D633 とを加算することにより、絶対値 D632 ( $|v_i'|$ ) を積算し、その結果得られる 9 ビットの積算値をレジスタ 632 に再格納する。なお、検査行列の 1 行に亘る全ての 1 に対応する復号途中結果 D611 から求められた絶対値 D632 ( $|v_i|$ ) が積算された場合、レジスタ 632 は 1 セットされる。

検査行列の1行に亘る復号途中結果 D611 が1つずつ読み込まれ、レジスタ632に1行分の絶対値 D632 が積算された積算値が格納された場合、制御部61

7から供給される制御信号 D620 は、0から1に変化する。例えば、行の重み  $(row\ weight)$  が「9」である場合、制御信号 D620 は、1から8クロック目までは、「0」となり、9クロック目では「1」となる。

制御信号 D620 が「1」の場合、セレクタ633は、レジスタ632に格納されている値、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果 D611(復号途中結果  $v_i$ ')の絶対値 D632( $|v_i\>'|$ )が積算された9ビットの値 D633(i=1 から i=d。までの  $\Sigma$   $|v_i\>'|$ )を選択し、値 D634 として、レジスタ 6 3 4 に出力して格納させる。レジスタ634は、格納している値 D634 を、9 ビットの値 D635 として、セレクタ633に供給するとともに、出力する。制御 10 信号 D620 が「0」の場合、セレクタ633は、レジスタ634から供給された値 D635 を選択し、レジスタ634に出力して再格納させる。即ち、検査行列の 1 行に亘る全ての1に対応する復号途中結果 D611(復号途中結果  $v_i\>'$ )の絶対値 D632( $|v_i\>'|$ )が積算されるまで、レジスタ634は、前回積算された $|v_i\>'|$ を、セレクタ633に供給するとともに、出力する。

以上の処理と並行して、EXOR 回路635は、レジスタ636に格納されている1ビットの値D637と符号ビットD631との排他的論理和を演算することにより、符号ビットどうしの乗算を行い、1ビットの乗算結果D636をレジスタ636に再格納する。なお、検査行列の1行に亘る全ての1に対応する復号途中結果D611の符号ビットD631が乗算された場合、レジスタ636はリセットされる。

検査行列の1行に亘る全ての1に対応する復号途中結果 D611 から求められた符号ビット D631 が乗算された乗算結果 D636 (i=1 から d。までの  $\Pi sign(v_i')$ ) がレジスタ 6 3 6 に格納された場合、制御部 6 1 7 から供給される制御信号 D620 は、「O」から「1」に変化する。

25 制御信号 D620 が「1」の場合、セレクタ637は、レジスタ636に格納されている値、即ち、検査行列の1行に亘る全ての1に対応する復号途中結果 D611の符号ビット D631 が乗算された値 D637 (i=1からi=d。までの



 $\Pi$  sign  $(v_{i}')$ )を選択し、1 ビットの値 D638 としてレジスタ6 3 8 に出力して格納させる。レジスタ6 3 8 は、格納している値 D638 を、1 ビットの値 D639 としてセレクタ6 3 7 に供給するとともに、出力する。制御信号 D620 が「0」の場合、セレクタ6 3 7 は、レジスタ6 3 8 から供給された値 D639 を選択し、レジスタ6 3 8 に出力して再格納させる。即ち、検査行列の1 行に亘る全ての1 に対応する復号途中結果 D611(復号途中結果  $v_{i}'$ )の符号ビット D631 が乗算されるまで、レジスタ6 3 8 は、前回格納した値を、セレクタ6 3 7 に供給するとともに、出力する。

計算器 6 1  $2_i$ では、レジスタ 6 3 4 から出力された 9 ビットの値 D635 (i=10 1 から  $i=d_a$ までの  $\Sigma |v_i'|$ ) を下位 9 ビットとするとともに、レジスタ 6 3 8 から出力された 1 ビットの値 D639 ( $sign(v_i')$ ) を最上位ビットとする合計 1 0 ビットが復号途中結果 D612 (復号途中結果 w) として出力される。

以上のように、計算器 6 1 2<sub>1</sub>では、式(9)の演算が行われ、復号途中結果 w が求められる。

**15** 図30は、図26の計算部615の計算器615<sub>1</sub>の構成例を示すプロック図である。

なお、図30では、計算器 $615_1$ について説明するが、計算器 $615_2$ 乃至計算器 $615_5$ も同様に構成される。

また、図30では、計算器612による第1の演算の結果得られる各復号途中 20 結果 (w) が符号ビットを合わせて合計10ビットに量子化され、復号途中結果 格納用メモリ610から供給される、前回の第2の演算の結果得られた各復号途中結果( $u_i$ )が符号ビットを合わせて6ビットに量子化されているものとして、計算器615 $_1$ を表している。さらに、図30の計算器615 $_1$ には、クロックck が供給され、このクロックckは、必要なブロックに供給されるようになってい 3。そして、各ブロックは、クロックckに同期して処理を行う。

図30の計算器615<sub>1</sub>は、制御部617から供給される制御信号 D622 に基づいて、受信用メモリ616から1つずつ読み込まれる受信データ D617 (受信

10

15

20



値 uni)、サイクリックシフト回路614から1つずつ読み込まれる復号途中結 果 D614 (w) 、および復号途中結果格納用メモリ 6 1 0 から 1 つずつ読み込まれ る前回の計算部 6 1 5 による第 2 の演算の結果得られた復号途中結果 D610  $(v_i)$  とを用いて、式(1)、式(10)、式(11)にしたがう第2の演算 を行う。

即ち、計算器615、では、サイクリックシフト回路614から、検査行列の 行に対応する10ビットの復号途中結果 D614(復号途中結果 w)が1つずつ読 み込まれとともに、復号途中結果格納用メモリ610から、前回の計算部615 による第2の演算の結果得られた6ビットの復号途中結果 D610(復号途中結果 v<sub>1</sub>) が1つずつ読み込まれ、その復号途中結果 D614 の最上位ビットの符号ビッ ト D651 (sign(w)) と復号途中結果 D610 の最上位ビットの符号ビット D653 (sign (u<sub>1</sub>)) が、EXOR 回路 6 5 3 に供給されるとともに、その復号途中結果 D614 の下位 9 ビットの絶対値 D652 ( |w| ) )と復号途中結果 D610 の下位 9 ビッ トの符号ビット D653 (|v,'|) が、減算器 6 5 1 に供給される。また、計算器 6 15,では、受信用メモリ616から6ビットの受信データ D617が1つずつ読 み込まれ、加算器658に供給される。さらに、計算器615,には、制御部6 17から制御信号 D622 が供給され、その制御信号 D622 は、セレクタ 6 5 6 に 供給される。

減算器651は、絶対値 D652 から絶対値 D654 を減算し、その5ビットの減 算値 D655 を LUT 6 5 2 に供給する。LUT 6 5 2 は、その減算値 D655 に対して、  $\phi^{-1}$ の演算を行った 5 ビットの演算結果 D656( $\phi^{-1}$ ( $|w|-|v_i'|$ ))を出力す る。

一方、EXOR 回路 6 5 3 は、符号ビット D651 (sign (w)) と符号ビット D653  $(sign(v_i))$  との排他的論理和を演算することにより、符号ビット D651 と 25 符号ビット D653 を乗算し、1ビットの乗結果を乗算値 D657 として出力する。 そして、LUT 6 5 2 から供給される 5 ビットの演算結果 D656 を下位 5 ビット  $(\phi^{-1}(|w|-|v,'|))$  とするとともに、EXOR 回路 6 5 3 から供給される 1 ビ

15

20



ットの値 D657 (sign (w)  $\times$  sign ( $v_i$ ') )を最上位ビットとした6 ビットの値 D658 が、加算器654に供給されるとともに、FIF0 メモリ659に供給される。 以上のように、式 (10) にしたがう演算が行われ、その演算の結果である6 ビットの値 D658 ( $u_i$ ) が、加算器654に供給されるとともに、FIF0 メモリ659に供給される。

加算器 654 は、6 ビットの値 D658 ( $u_j$ ) とレジスタ 655 に格納されている 9 ビットの値 D659 とを加算することにより、値 D658 を積算し、その結果得られる 9 ビットの積算値を、レジスタ 655 に再格納する。なお、検査行列の 1 列に亘る全ての 1 に対応する値 D658 が積算された場合、レジスタ 655 はリセットされる。

検査行列の1列に亘る値 D658 が1つずつ読み込まれ、レジスタ655に1列 分の値 D658 が積算された値が格納された場合、制御部617から供給される制 御信号 D622 は、「0」から「1」に変化する。例えば、列の重みが「5」である場合、制御信号 D622 は、1から4クロック目までは「0」となり、5クロック目では「1」となる。

制御信号 D622 が「1」の場合、セレクタ656は、レジスタ655に格納されている値、即ち、検査行列の1列に亘る1に対応する値 D658  $(u_j)$  が積算された9ビットの値 D659 (j=1 から  $d_v$ までの  $\Sigma u_j)$  を選択し、レジスタ657 に出力して格納させる。レジスタ657は、格納している値 D659を、9ビットの値 D660 として、セレクタ471と加算器658に供給する。制御信号 D622 が「0」の場合、セレクタ656は、レジスタ657から供給された値 D660を選択し、レジスタ657に出力し再格納させる。即ち、検査行列の1列に亘る1に対応する値 D658  $(u_j)$  が積算されるまで、レジスタ657は、前回積算された値を、セレクタ656と加算器658に供給する。

25 加算器 6 5 8 は、9 ビットの値 D660 と、受信用メモリ 6 1 6 から供給された 6 ビットの受信データ D617 とを加算して、その結果得られる 9 ビットの値 D661 を供給する。

10

15

20



計算器 6 1 5 では、最後の演算を行う場合、加算器 6 5 8 が、9 ビットの値 D661 を最終的な復号結果として出力する。即ち、計算部 6 1 5 は、式 (5) に したがって演算を行う。

80

一方、FIF0メモリ659は、レジスタ665から新たな値 D660(j=1から  $j=d_v$ までの  $\Sigma u_j$ )が出力されるまでの間、6ビットの値 D658  $(u_j)$  を遅延し、6ビットの値 D662 として減算器660に供給する。減算器660は、9ビットの値 D660 から6ビットの値 D662 を減算し、その減算値 D663 を出力する。即ち、減算器660は、検査行列の1列に亘る1に対応する値 D658 の積算値から、求めたい枝に対応する値、即ち検査行列の所定の1に対応する値 D658  $(u_j)$  を減算して、その減算値(i=1 から  $i=d_v-1$ までの  $\Sigma u_j$ )を6ビットの減算値 D663 として出力する。

以上のように、式(1)にしたがう演算が行われ、その演算の結果である6ビットの減算値 D663( $v_i$ )が出力される。そして、減算器660から出力された6ビットの減算値 D663 の下位5ビットの絶対値( $|v_i|$ )が、LUT661に供給されるとともに、最上位ビットの符号ビット( $sign(v_i)$ )が値 D665 として出力される。

LUT 6 6 1 は、絶対値( $|v_i|$ )に対して、 $\phi$  の演算を行った 5 ビットの演算結果 D666( $\phi$  ( $|v_i|$ ))を出力する。そして、LUT 6 6 1 から出力された 5 ビットの演算結果 D666( $\phi$  ( $|v_i|$ ))を下位 5 ビットとするとともに、値 D665(sign ( $v_i$ ))を最上位ビットとした合計 6 ビットを、復号途中結果 ( $v_i$ ')として復号途中結果格納用メモリ 6 1 0 に供給する。

以上のように、計算器 6 1 5  $_1$  では、式(1 ) 、式(1 0 )、式(1 1 )の演算が行われ、復号途中結果  $v_i$  が求められる。

なお、図15の検査行列の列の重みの最大は5であるため、即ち、計算器61 25 5<sub>1</sub>に供給される復号途中結果 D614 (w) と復号途中結果 D610 (v<sub>i</sub>') の最大数は5であるため、計算器615<sub>1</sub>は、5個の復号途中結果 D614 と復号途中結果 D610 から求められる5個の演算結果 D658 (u<sub>i</sub>) を遅延させる FIF0 メモリ65

15



9を有している。列の重みが5未満の行のメッセージを計算するときには、 FIF0 メモリ659における遅延量が、その列の重みの値に減らされる。

図31は、図26の復号途中結果格納用メモリ610の構成例を示すブロック 図である。

5 復号途中結果格納用メモリ610は、スイッチ701と704、および2つのシングルポート RAM である復号途中結果格納用 RAM 702と703から構成される。

この復号途中結果格納用メモリ610の各部について詳細に説明する前に、まず、復号途中結果格納用 RAM 702と703へのデータの格納方法について説明する。

復号途中結果格納用 RAM 7 0 2 と 7 0 3 は、計算部 6 1 2 による第 1 の演算の結果得られ、スイッチ 7 0 1 を介して供給された復号途中結果 D615 を格納する。

具体的には、復号途中結果格納用 RAM 7 O 2 の第1 アドレスから第5 アドレスには、図15の検査行列 H の第1列目から第5列目までの1に対応する復号途中結果 D615(D701)が、各行ともに横方向(列方向)に詰めた形に(Oを無視した形で)格納される。

即ち、第j行第i列を、(j, i)と表すこととすると、復号途中結果格納用 RAM 702の第1アドレスには、図15の検査行列の(1,1)から(5,5)の5×5の単位行列の1に対応するデータが、第2アドレスには、図15の検査行列の(6,1) 20 から(10,5)の和行列(5×5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列との和である和行列)を構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第3アドレスには、検査行列の(6,1)から(10,5)の和行列を構成する第2のシフト行列の1の位置に対応するデータが格納される。以下、第4アドレスおよび第5アドレスについても、図15の検査行列に対応づけて、データが格納される。

復号途中格納用 RAM 7 O 2 の第 6 アドレスから第10アドレスには、図15の

15

20

25



検査行列の第、1 1列目から第 1 5列目までの 1 に対応するデータが格納される。即ち、第 6 アドレスには、検査行列の (11,11) から (15,15) の和行列  $(5 \times 5$  の単位行列と、 $5 \times 5$  の単位行列を右に 3 つだけサイクリックシフトした第 1 のシフト行列との和である和行列)を構成する第 1 のシフト行列の 1 の位置に対応するデータが格納され、第 7 アドレスには、検査行列の (11,11) から (15,15) の和行列を構成する単位行列の 1 に対応するデータが格納される。以下、第 8 アドレスから第 1 0 アドレスについても、検査行列に対応づけてデータが格納される。

同様に、復号途中格納用 RAM 7 0 2 の第 1 0 アドレスから第 2 8 アドレスには、図 1 5 の検査行列に対応づけて、第 2 1 列目から第 2 5 列目まで、第 3 1 列目から第 3 5 列目まで、第 4 1 列目から第 4 5 列目まで、第 5 1 列目から第 5 5 列目まで、第 6 1 列目から第 6 5 列目まで、第 7 1 列目から第 7 5 列目まで、第 8 1 列目から第 8 5 列目までの1に対応するデータが格納される。即ち、復号途中結果格納用 RAM 7 0 2 のワード数は、2 8 である。

復号途中結果格納用 RAM 7 0 3 の第1アドレスから第5アドレスには、図15 の検査行列 H の第6列目から第10列目までの1に対応する復号途中結果 D615(D702)が、各行ともに横方向(列方向)に詰めた形に(0を無視した形で)格納される。

即ち、復号途中結果格納用 RAM 7 0 3 の第1アドレスには、検査行列の構成行列である(6,1)から(10,5)の和行列(5×5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行列)を構成する第1のシフト行列の1に対応するデータが、第2アドレスには、検査行列の構成行列である(6,1)から(10,5)の和行列を構成する第2のシフト行列の1に対応するデータが格納される。以下、第3アドレスから第5アドレスも同様に検査行列の構成行列と対応づけてデータが格納される。

同様に、復号途中格納用 RAM 7 0 3 の第 6 アドレスから第 2 6 アドレスには、 図 1 5 の検査行列の第 1 6 列目から第 2 0 列目まで、第 2 6 列目から第 3 0 列目

10

15

20

25



まで、第36列目から第40列目まで、第46列目から第50列目まで、第56列目から第60列目まで、第66列目から第70列目まで、第76列目から第80列目まで、第86列目から第90列目までの1に対応するデータが、図15の検査行列に対応づけて格納される。即ち、復号途中結果格納用RAM703のワード数は、26である。

上述したように、復号途中結果格納用 RAM 7 0 2 のワード(word)数は、28であり、復号途中結果格納用 RAM 7 0 3 のワード数は、26である。

図32は、復号途中結果格納用メモリ610の復号途中結果格納用 RAM 702 と復号途中結果格納用 RAM 703の読み出しと書き込みの動作を説明するタイミ ングチャートである。

なお、図32において、横軸は、時間(t)を表している。

復号途中結果格納用メモリ610では、計算部612による第1の演算が行われる場合、制御部617から供給される制御信号 D7202 に基づいて、復号途中結果格納用 RAM 702から既に格納されている第2の演算の結果得られる復号途中結果 D703を読み出すか、あるいは制御部617から供給される制御信号 D7203 に基づいて、復号途中結果格納用 RAM 703から、既に格納されている第2の演算の結果得られる復号途中結果 D704を読み出し、その読み出した復号途中結果をスイッチ704を介して、サイクリックシフト回路614に供給する。

復号途中結果格納用メモリ610には、計算部615により第2の演算が行われる場合、計算部615から第2の演算の結果得られる復号途中結果 D615

 $(v_i')$  が供給され、その復号途中結果 D615 が復号途中結果格納用 RAM 7 O 2 または復号途中結果格納用 RAM 7 O 3 のうちの一方の所定のアドレスに書き込まれると同時に、他方から、前回の計算部 6 1 5 による第 2 の演算の結果得られた復号途中結果 D610  $(v_i')$  が読み出され、サイクリックシフト回路 6 1 4 を介して、計算部 6 1 5 に出力される。

スイッチ701には、計算部615から5つの復号途中結果D615が供給されるとともに、その復号途中結果D615を書き込むメモリとして、復号途中結果格

10

15

20

25



納用 RAM 7 0 2 または復号途中結果格納用 RAM 7 0 3 の一方の選択を表す制御信号 D720<sub>1</sub>が供給される。スイッチ 7 0 1 は、制御信号 D720<sub>1</sub>に基づいて、復号途中結果格納用 RAM 7 0 2 または復号途中結果格納用 RAM 7 0 3 の一方を選択し、その選択した一方に、5 つの復号途中結果 D612 を供給する。

復号途中結果格納用 RAM 7 0 2 には、スイッチ 7 0 1 から 5 つの復号途中結果 D612 が、復号途中結果 D701 として供給されるとともに、制御部 6 1 7 からアドレスを表す制御信号 D702 が供給される。復号途中結果格納用 RAM 7 0 2 は、制御信号 D720 が表すアドレスに既に格納されている前回の計算部 6 1 5 による第2 の演算の結果得られた 5 つの復号途中結果 D701 を読み出し、復号途中結果 D703 としてスイッチ 7 0 4 に供給する。また、復号途中結果格納用 RAM 7 0 2 は、制御信号 D720 が表すアドレスに、スイッチ 7 0 1 から供給された 5 つの復号途中結果 D702 を格納する(書き込む)。

復号途中結果格納用 RAM 7 0 3 には、スイッチ 7 0 1 から 5 つの復号途中結果 D615 が、復号途中結果 D702 として供給されるとともに、制御部 6 1 7 からアドレスを表す制御信号 D7203 が供給される。復号途中結果格納用 RAM 7 0 3 は、制御信号 D7203 が表すアドレスに既に格納されている前回の計算部 6 1 5 による第2の演算の結果得られた 5 つの復号途中結果 D702 を読み出し、復号途中結果 D704 としてスイッチ 7 0 4 に供給する。また、復号途中結果格納用 RAM 7 0 2 は、制御信号 D7203 が表すアドレスに、スイッチ 7 0 1 から供給された 5 つの復号途中結果 D702 を格納する (書き込む)。

スイッチ704には、復号途中結果格納用 RAM702から復号途中結果 D703 が供給されるか、あるいは復号途中結果格納用 RAM703から復号途中結果 D704が供給される。また、制御部617から、復号途中結果格納用 RAM702 または復号途中結果格納用 RAM703の一方の選択を表す制御信号 D7204が供給される。スイッチ704は、制御信号 D7204に基づいて、復号途中結果格納用 RAM702または復号途中結果格納用 RAM703の一方を選択し、その選択した一方から供給された5つの復号途中結果を、5つの復号途中結果 D610として計

10



算部615に供給する。

復号途中結果格納用メモリ610では、計算部615により第2の演算が行われる場合、復号途中結果格納用 RAM 7 0 2 が、制御信号 D7202 に基づいて、既に格納している、前回の計算部615の第2の演算の結果得られた復号途中結果D701 のうち、同一アドレスに格納している検査行列の第1列目から第5列目までの1に対応する復号途中結果D701を、5つ単位で、5回読み出し、スイッチ704を介して、計算部615に供給する。即ち、図15の検査行列 H の列重みは、5であるため、検査行列 H の各列の1に対応する復号途中結果は5つあり、復号途中結果格納用 RAM 7 0 2 は、第1行列目から第5列目までの1に対応する復号途中結果D701を、5つ単位で5回読み出す。

次に、復号途中結果格納用 RAM 7 0 3 は、制御信号 D7203 に基づいて、既に格納している、前回の計算部 6 1 5 による第 2 の演算の結果得られた復号途中結果 D702 のうち、同一アドレスに格納している検査行列の第 6 列目から第 1 0 列目までの 1 に対応する 5 つの復号途中結果 D702 を、 5 回続けて読み出し、スイッ 5 7 0 4 とサイクリックシフト回路 6 1 4 を介して、計算部 6 1 5 に供給する。それと同時に、復号途中結果格納用 RAM 7 0 2 には、計算部 6 1 5 により、いま行われている第 2 の演算の結果得られる検査行列の第 1 列目から第 5 列目までの1 に対応する 5 つの復号途中結果 D615 がスイッチ 7 0 1 を介して、復号途中結果 D701 として供給され、復号途中結果格納用 RAM 7 0 2 は、その復号途中結果 D701 を、制御信号 D7202 に基づいて、既に読み出された復号途中結果 D703 が格納されていたアドレスに 5 回続けて格納する。

その後、復号途中結果格納用 RAM 7 0 2 は、制御信号 D7202 に基づいて、既に格納している、前回の計算部 6 1 5 による第 2 の演算の結果得られた復号途中結果 D701 のうち、同一アドレスに格納している検査行列の第 1 1 列目から第 1 5 列目までの 1 に対応する復号途中結果 D701 を、5 つ単位で 5 回続けて読み出し、スイッチ 7 0 4 を介して、計算部 6 1 5 に供給する。それと同時に、復号途中結果 PA納用 RAM 7 0 3 には、計算部 6 1 5 により、いま行われている第 2 の演算の

10

15

20

25



結果得られる検査行列の第6列目から第10列目までの1に対応する5つの復号途中結果 D612 がスイッチ701を介して、復号途中結果 D702 として供給され、復号途中結果格納用 RAM 703は、その復号途中結果 D702を、制御信号 D720。に基づいて、既に読み出された復号途中結果 D704 が格納されていたアドレスに5回続けて格納する。

以後、同様に、計算部615による第2の演算の結果得られる検査行列の全ての1に対応する復号途中結果が、復号途中結果格納用RAM702または復号途中結果格納用RAM703に格納されるまで、復号途中結果格納用RAM702と復号途中結果格納用RAM703は、5回ずつの読み出しまたは書き込みを交互に行う。

図33は、図26の復号装置600の復号処理を説明するフローチャートである。この処理は、例えば、受信用メモリ616に復号すべき受信データが格納されたとき、開始される。

ステップS70において、サイクリックシフト回路614は、復号途中結果格納用メモリ613から供給された後述するステップS76で格納された5つの復号途中結果D613を、並べ替えてサイクリックシフトを行い、計算部615に供給する。

具体的には、サイクリックシフト回路 6 1 4には、復号途中結果格納用メモリ 6 1 3 から 5 つの復号途中結果 D613 が供給されるとともに、制御部 6 1 7 から、その復号途中結果 D613 に対応する検査行列の1が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報(Matrix データ)を表す制御信号 D621 が供給される。サイクリックシフト回路 6 1 4 は、制御信号 D621 を元に、5 つの復号途中結果 D613 をサイクリックシフトし(並べ替え)、その結果を復号途中結果 D614 として、計算部 6 1 5 に供給する。

なお、受信用メモリ616から供給された受信データ D617 に対して、まだ第 1の演算が行われておらず、復号途中結果格納用メモリ613に復号途中結果 D612 が格納されていない場合、計算部615は、初期値に設定する。

ステップS71において、計算部615は、第2の演算を行い、その演算の結

果である復号途中結果 D615 を復号途中結果格納用メモリ 6 1 0 に供給する。

具体的には、計算部615には、ステップS70でサイクリックシフト回路614から5つの復号途中結果 D614 が供給されるとともに、直前の後述するステップS72で復号途中結果格納用メモリ610から復号途中結果 D610 が供給される。また、受信データ用メモリ616から5つの受信データ D617 が供給され、5つの復号途中結果 D615 と D610、受信データ D617 が、計算部615の計算器615 $_1$ 乃至615 $_5$ のそれぞれに1つずつ供給される。さらに、計算部615には、制御部617から制御信号 D622 が供給され、その制御信号 D622 が計算器615 $_1$ 乃至615 $_5$ に供給される。

- 計算器615<sub>1</sub>乃至615<sub>5</sub>は、復号途中結果 D614 と D610 と、受信データ D617 とを用いて、制御信号 D622 に基づいて、式(1)、式(10)、式(1
   1)にしたがって、それぞれ演算を行い、その演算の結果得られる検査行列の各 列の1に対応する復号途中結果 D615(v<sub>i</sub>')を復号途中結果格納用メモリ610に 供給する。
- 15 ステップS71の処理後は、ステップS72に進み、復号途中結果格納用メモリ610は、ステップS71で計算部615から供給された復号途中結果 D615 を、同一アドレスに格納するとともに、既に格納している復号途中結果 D615 (D610)を読み出して、サイクリックシフト回路611と計算部615に供給する。
- 20 ステップS72の処理後は、ステップS73に進み、制御部617は、計算部 615により、検査行列の各列の1に対応する全ての復号途中結果 D615 が演算 されたかどうかを判定し、全ての復号途中結果 D615 が演算されていないと判定 した場合、ステップS70に戻り、上述した処理を繰り返す。
- 一方、ステップS 7 3 において、制御部 6 1 7 は、計算部 6 1 5 により、全て 25 の復号途中結果 D615 が演算されたと判定した場合、ステップS 7 4 に進み、サイクリックシフト回路 6 1 1 は、復号途中結果格納用メモリ 6 1 0 から供給される復号途中結果 D610(v<sub>i</sub>')をサイクリックシフトする。

25



具体的には、サイクリックシフト回路611には、復号途中結果格納用メモリ610から5つの復号途中結果 D610 が供給されるとともに、制御部617から、その復号途中結果 D610 に対応する検査行列の1が検査行列において元となる単位行列などを幾つサイクリックシフトしたものであるかの情報 (Matrix デー

タ)を表す制御信号 D619 が供給される。サイクリックシフト回路 6 1 1 は、制御信号 D619 を元に、5 つの復号途中結果 D610 をサイクリックシフトし(並べ替え)、その結果を復号途中結果 D611 として、計算部 6 1 2 に供給する。

ステップS74の処理後は、ステップS75に進み、計算部612は、第1の 演算を行い、その演算結果である復号途中結果 D612 をサイクリックシフト回路 10 614に供給する。

具体的には、計算部 6 1 2 には、ステップ 8 7 4 でサイクリックシフト回路 6 1 1 から 5 つの復号途中結果  $D611(v_i')$  が供給され、その復号途中結果 D611 が、計算部 6 1 2 の計算器 6 1 2 乃至 6 1 2 のそれぞれに 1 つずつ供給される。さらに、計算部 6 1 2 には、制御部 6 1 7 から制御信号 D621 が供給され、その制御信号 D621 が計算器 6 1 2 乃至 6 1 2 に供給される。

計算器 6 1 2<sub>1</sub>乃至 6 1 2<sub>5</sub>は、それぞれ復号途中結果 D611 を用いて、制御信号 D619 に基づいて、式 (9) にしたがって、それぞれ演算を行い、その演算の結果得られる検査行列の行に対応する復号途中結果 D612 (w) を復号途中結果格納用メモリ 6 1 3 に供給する。

20 ステップS 7 5 の処理後は、ステップS 7 6 に進み、復号途中結果格納用メモリ613は、ステップS 7 5 で計算部 6 1 2 から供給された復号途中結果 D612 を、同一アドレスに格納し、ステップS 7 7 に進む。

ステップS 7 7において、制御部 6 1 7は、計算部 6 1 2により、検査行列の全ての行に対応する復号途中結果 D612 が演算されたかどうかを判定し、全ての復号途中結果が演算されていないと判定した場合、ステップS 7 4 に戻り、上述した処理を繰り返す。

一方、ステップS77において、制御部617は、計算部612により、全て

WO 2004/102811

5

10

20

25



の行に対応する復号途中結果 D612 が演算されたと判定した場合、処理を終了する。

なお、復号装置600は、復号回数だけ図33の復号処理を繰り返し行ない、 計算部621により上述した式(5)にしたが演算の結果得られる値D661が、 最終的な復号結果として出力される。

上述した説明では、復号途中結果格納用メモリ610は、2つのシングルポート RAM から構成したが、1つの RAM に対して読み出しと書き込みが同時に起こらないようにすれば、3つ以上の RAM から構成してもよい。例えば、RAM の物理的なビットが足りない場合には、複数の RAM を用いて同じ制御信号を与えることで、論理的に1つの RAM とみなすことができる。

また、枝データ(枝に対応するメッセージ)が欠けている箇所に関しては、メモリ格納時(復号途中結果格納用メモリ610と613へのデータ格納時)には、何のメッセージも格納せず、また、演算時(計算部612での第1の演算時と計算部615での第2の演算時)にも何の演算も行わない。

15 また、図16Aと図16Bのサイクリックシフト回路314および320、図 18のサイクリックシフト回路411および414、図26のサイクリックシフ ト回路611および614には、バレルシフタを用いると回路規模を小さくしな がら所望の操作を実現できる。

上述の場合には、説明を簡単にするために、Pが5の場合、即ち、検査行列を構成する構成行列の行数および列数が5の場合を例に挙げたが、構成行列の行数および列数Pは必ずしも5である必要はなく、検査行列によって異なる値を取ることもあり得る。例えば、Pは360や392であってもよい。

また、本実施の形態では、符号長 90、符号化率 2/3 の LDPC 符号を用いたが、LDPC 符号の符号長や符号化率は、幾つであっても構わない。例えば、構成行列の行数および列数 P が 5 の場合、枝総数が 5 以下であれば、どんな符号長、符号化率の LDPC 符号でも、制御信号を代えるだけで、図16A乃至図16Cの復号装置300、図18の復号装置400、図26の復号装置600を用いて復号

可能である。

20

さらに、構成行列の行数および列数 P が所定の値で、枝の総数がある値以下、 という条件を満たすある LDPC 符号の復号装置は、その条件を満たす、任意の符 号長で、任意の符号化率の LDPC 符号を復号することができる。

5 検査行列が、構成行列の行数および列数 P の倍数でない場合は、検査行列の 端数の外側にすべて O (all 0)の成分を付けて P の倍数とみなして適用できる ことがある。

次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合 には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。

そこで、図34は、上述した一連の処理を実行するプログラムがインストール されるコンピュータの一実施の形態の構成例を示している。

プログラムは、コンピュータに内蔵されている記録媒体としてのハードディス 15 ク905やROM903に予め記録しておくことができる。

あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory), MO(Magneto Optical)ディスク, DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体 911に、一時的あるいは永続的に格納(記録) しておくことができる。このようなリムーバブル記録媒体 911は、いわゆるパッケージソフトウエアとして提供することができる。

なお、プログラムは、上述したようなリムーバブル記録媒体911からコンピュータにインストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area

25 Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部908で受信し、内蔵するハードディスク905にインストールすること

WO 2004/102811



ができる。

25

コンピュータは、CPU(Central Processing Unit)902を内蔵している。 CPU902には、バス901を介して、入出力インタフェース910が接続され ており、CPU 9 0 2 は、入出力インタフェース 9 1 0 を介して、ユーザによって、 キーボードや、マウス、マイク等で構成される入力部907が操作等されること 5 により指令が入力されると、それにしたがって、ROM(Read Only Memory) 9 0 3に格納されているプログラムを実行する。あるいは、また、CPU902は、ハ ードディスク905に格納されているプログラム、衛星若しくはネットワークか ら転送され、通信部908で受信されてハードディスク905にインストールさ れたプログラム、またはドライブ909に装着されたリムーバブル記録媒体91 10 1から読み出されてハードディスク905にインストールされたプログラムを、 RAM(Random Access Memory) 9 0 4 にロードして実行する。これにより、CPU 902は、上述したフローチャートにしたがった処理、あるいは上述したブロッ ク図の構成により行われる処理を行う。そして、CPU902は、その処理結果を、 必要に応じて、例えば、入出力インタフェース910を介して、LCD(Liquid 15 Crystal Display)やスピーカ等で構成される出力部906から出力、あるいは、 通信部908から送信、さらには、ハードディスク905に記録等させる。

ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順20 序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理(例えば、並列処理あるいはオブジェクトによる処理)も含むものである。

また、プログラムは、1のコンピュータにより処理されるものであっても良い し、複数のコンピュータによって分散処理されるものであっても良い。さらに、 プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。

以上のように、P×Pの単位行列、そのコンポーネントの1のうち1個以上が 0になった準単位行列、単位行列もしくは準単位行列をサイクリックシフトした シフト行列、単位行列、準単位行列、もしくはシフト行列の複数の和である和行

. 10

15



列、P×PのO行列の組合せで表わすことができる検査行列を持つLDPC符号の復号を、チェックノードとバリアブルノードの演算をP個同時に行うアーキテクチャ(architecture)を採用することにより、ノード演算を、P個同時に行うことで動作周波数を実現可能な範囲に抑えることができ、多数の繰り返し復号を行うことを可能にしつつ、メモリ(FIFOやRAM)への書き込みと読み出し時に、異なるアドレスへの同時アクセスが起きることを防止することができる。

さらに、図16A乃至図16Cの復号装置300を繰り返し用いて、図15の検査行列で表わされる LDPC 符号を復号する場合には、269個の枝をチェックノード、バリアプルノード毎に5個ずつ演算することが可能であることから、1回の復号に、269/5×2≒108クロック動作すればよいことになる。50回の復号には、90個の符号情報を受信する間に、108×50=5400クロック動作すればよいことになり、受信周波数の約60倍の動作周波数でよいことになる。従って、図16A乃至図16Cの復号装置300によれば、各ノード演算を一つずつ行う図9の復号装置に比べて、1/5の動作周波数で済むことになる。また、回路規模の面から見ても、メモリの大きさは同じであるため、論理回路が多少大きくなっても全体への影響は小さいと言える。

さらに、図18の復号装置400と図26の復号装置600は、図16A乃至図16Cの復号装置300に比べて、メモリの容量が小さくなっている。

例えば、LDPC 符号の検査行列が図15の検査行列であり、LDPC 符号の量子化 ビット数が6ビットである場合、図16A乃至図16Cの復号装置300では、 枝データ格納メモリに、全枝数の269×6=1614ビットの容量を有する RAM 2つ、即ち、2つの RAMで1614×2=3228ビットの容量が必要であった。これに対して、例えば、復号途中結果 v の量子化ビット数が9ビットで ある場合、図18の復号装置400では、復号途中結果格納用メモリ413に、 全枝数の1614ビットの容量を有する RAM と、復号途中結果格納用メモリ413に、 10に、LDPC 符号の符号長(検査行列の列数)と復号途中結果 v の量子化ビット数との乗算値、即ち90×9=810ビットの容量を有する RAM を備えれば



よく、復号装置の回路規模を小さくすることができる。さらに、図18の復号装 置400では、第2の演算を行う計算部415において、FIF0メモリを有する 必要がないので、ロジックの回路規模を小さくすることができる。

また、例えば、LDPC 符号の検査行列が図15の検査行列で、復号途中結果 v の量子化ビット数が10ビットである場合、図26の復号装置600では、復号 途中結果格納用メモリ610に、全枝数の1614ビットの容量を有する RAM と、復号途中結果格納用メモリ613に、検査行列の行数と復号途中結果 v と の乗算値、即ち30×10=300ビットの容量を有する RAM を備えればよく、 復号装置の回路規模を小さくすることができる。さらに、図26の復号装置60 10 0では、第1の演算を行う計算部612において、FIF0メモリを有する必要が ないので、ロジックの回路規模を小さくすることができる。

一般的に、LDPC符号は符号長が数千から数万と大きいため、Pの値も数百の 大きさを持つものが使われる。その場合には、更に本発明に係る復号装置を用い る効果は大きくなる。

また、本発明に係る復号装置は、サムプロダクトアルゴリズムを忠実に実装す 15 るものであるため、メッセージの量子化以外の復号損失が起きることはない。

## 産業上の利用可能性

以上の観点から、本発明に係る復号装置を用いることで、高性能な復号が可能 になる。 20

## 請求の範囲

1. LDPC(Low Density Parity Check)符号の復号装置であって、

P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構成行列として、前記LDPC符号の検査行列が、複数の前記構成行列の組合せで表される場合において、

前記 LDPC 符号の復号のための P 個のチェックノードの演算を同時に行う第 1 10 の演算手段と、

前記 LDPC 符号の復号のための P 個のバリアブルノードの演算を同時に行う第 2の演算手段と

を備えることを特徴とする復号装置。

- 2. 請求の範囲第1項に記載の復号装置であって、
- 15 前記第1の演算手段は、チェックノードの演算を行う P 個のチェックノード 計算器を有し、

前記第2の演算手段は、バリアブルノードの演算を行うP個のバリアブルノード計算器を有する

ことを特徴とする復号装置。

20 3. 請求の範囲第1項に記載の復号装置であって、

前記 P 個のチェックノードの演算、または前記 P 個のバリアブルノードの演算の結果得られる P 個の枝に対応するメッセージデータを同時に読み書きするメッセージ記憶手段をさらに備える

ことを特徴とする復号装置。

25 4. 請求の範囲第3項に記載の復号装置であって、

前記メッセージ記憶手段は、チェックノードの演算時に読み出される枝に対応 するメッセージデータを、検査行列の1を行方向に詰めるように格納する



ことを特徴とする復号装置。

5. 請求の範囲第3項に記載の復号装置であって、

前記メッセージ記憶手段は、バリアブルノード演算時に読み出される枝に対応 するメッセージデータを、検査行列の1を列方向に詰めるように格納する

5 ことを特徴とする復号装置。

6. 請求の範囲第3項に記載の復号装置であって、

前記メッセージ記憶手段は、前記検査行列を表す構成行列のうちの、重みが2 以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、 またはシフト行列の和の形で表現したときの、その重みが1の単位行列、準単位 行列、またはシフト行列に属するP個の枝に対応するメッセージを、同一のア ドレスに格納する

ことを特徴とする復号装置。

7. 請求の範囲第3項に記載の復号装置であって、

前記メッセージ記憶手段は、行数/P個のFIF0と、列数/P個のFIF0とで構 15 成され、

前記行数/P個のFIF0と列数/P個のFIF0は、それぞれ、前記検査行列の行と列の重みに対応するワード数を有する

ことを特徴とする復号装置。

- 8. 請求の範囲第3項に記載の復号装置であって、
- 20 前記メッセージ記憶手段は、RAM(Random Access Memory)で構成され 前記 RAM は、前記メッセージデータを、読み出される順番に詰めて格納し、 格納位置順に読み出す

ことを特徴とする復号装置。

- 9. 請求の範囲第1項に記載の復号装置であって、
- 25 LDPC 符号の受信情報を格納するとともに、P 個の前記受信情報を同時に読み 出す受信情報記憶手段をさらに備える

ことを特徴とする復号装置。



10. 請求の範囲第9項に記載の復号装置であって、

前記受信情報記憶手段は、前記受信情報を、前記バリアブルノードの演算に必要となる順番に読み出すことができるように格納する

ことを特徴とする復号装置。

5 11. 請求の範囲第1項に記載の復号装置であって、

前記 P 個のチェックノードの演算、または前記 P 個のバリアブルノードの演算の結果得られるメッセージを並べ替える並べ替え手段をさらに備える

ことを特徴とする復号装置。

- 12. 請求の範囲第11項に記載の復号装置であって、
- 10 前記並べ替え手段は、バレルシフタで構成される ことを特徴とする復号装置。
  - 13. 請求の範囲第1項に記載の復号装置であって、

前記第1の演算手段と前記第2の演算手段は、P個の枝に対応するメッセージを求める

15 ことを特徴とする復号装置。

20

14. 請求の範囲第1項に記載の復号装置であって、

前記第1の演算手段は、前記 P 個のチェックノードの演算と前記 P 個のバリアブルノードの演算の一部とを行い、

前記第2の演算手段は、前記 P 個のバリアブルノードの演算の他の一部を行う

ことを特徴とする復号装置。

15. 請求の範囲第14項に記載の復号装置であって、

前記第1の演算手段は、前記P個のチェックノードの演算と前記P個のバリアプルノードの演算の一部を行うP個の計算器を有し、

25 前記第2の演算手段は、前記P個のバリアブルノードの演算の他の一部を行うP個の計算器を有する

ことを特徴とする復号装置。



16. 請求の範囲第14項に記載の復号装置であって、

前記第1の演算手段が前記P個のチェックノードの演算と前記P個のバリア ブルノードの演算の一部を行うことにより得られるP個の枝に対応する第1の 復号途中結果を同時に読み書きする第1の復号途中結果記憶手段をさらに備える ことを特徴とする復号装置。

17. 請求の範囲第16項に記載の復号装置であって、

前記第1の復号途中記憶手段は、前記P個のバリアブルノードの演算の他の 一部を行う時に読み出される枝に対応する前記第1の復号途中結果を、検査行列 の1を行方向に詰めるように格納する

10 ことを特徴とする復号装置。

ことを特徴とする復号装置。


- 18. 請求の範囲第16項に記載の復号装置であって、 前記第1の復号途中結果記憶手段は、2個のシングルポート RAM(Random Access Memory)である
- 15 19. 請求の範囲第18項に記載の復号装置であって、

前記2個のシングルポート RAM は、前記第1の復号途中結果を前記検査行列のP行の枝に対応する前記第1の復号途中結果ずつ交互に格納することを特徴とする復号装置。

- 20. 請求の範囲第18項に記載の復号装置であって、
- 20 前記 2 個のシングルポート RAM (Random Access Memory) は、それぞれ同一のアドレスに格納している前記第 1 の復号途中結果を読み出すことを特徴とする復号装置。
  - 21. 請求の範囲第16項記載の復号装置であって、

前記第1の復号途中結果記憶手段は、前記検査行列を表す構成行列のうちの、 25 重みが2以上の構成行列について、その構成行列を、重みが1の単位行列、準単位行列、またはシフト行列の和の形で表現したときの、その重みが1の単位行列、 進単位行列、またはシフト行列に属するP個の枝に対応する前記第1の復号途

20



中結果を、同一のアドレスに格納する ことを特徴とする復号装置。

22. 請求の範囲第14項に記載の復号装置であって、

前記第2の演算手段が前記 P 個のバリアブルノードの演算の他の一部を行う 5 ことにより得られる P 個の枝に対応する前記第2の復号途中結果を同時に読み 書きする第2の復号途中結果記憶手段をさらに備える

23. 請求の範囲第14項に記載の復号装置であって、

LDPC 符号の受信情報を格納するとともに、P 個の前記受信情報を同時に読み 10 出す受信情報記憶手段をさらに備える

ことを特徴とする復号装置。

ことを特徴とする復号装置。

ことを特徴とする復号装置。

24. 請求の範囲第23項に記載の復号装置であって、

前記受信情報記憶手段は、前記受信情報を、前記P個のバリアブルノードの 演算の他の一部の演算に必要となる順番に読み出すことができるように格納する ことを特徴とする復号装置。

25. 請求の範囲第14項に記載の復号装置であって、

前記第1の演算手段が前記P個のチェックノードの演算と前記P個のバリア ブルノードの演算の一部を行うことにより得られる第1の復号途中結果、または 前記第2の演算手段が前記P個のバリアブルノードの演算の他の一部を行うこ とにより得られる第2の復号途中結果を並べ替える並べ替え手段をさらに備える

26. 請求の範囲第25項に記載の復号装置であって、 前記並べ替え手段は、バレルシフタで構成される ことを特徴とする復号装置。

25 27. 請求の範囲第1項に記載の復号装置であって、

前記第1の演算手段は、前記 P 個のチェックノードの演算の一部を行い、 前記第2の演算手段は、前記 P 個のチェックノードの演算の他の一部と、前



記 P 個のバリアブルノードの演算とを行う ことを特徴とする復号装置。

28. 請求の範囲第27項に記載の復号装置であって、

前記第1の演算手段は、前記P個のチェックノードの演算の一部を行うP個の計算器を有し、

前記第2の演算手段は、前記P個のチェックノードの演算の他の一部と、前記P個のバリアブルノードの演算を行うP個の計算器を有する

29. 請求の範囲第27項に記載の復号装置であって、

10 前記第1の演算手段が前記P個のチェックノードの演算の一部を行うことにより得られるP個の枝に対応する第1の復号途中結果を同時に読み書きする第1の復号途中結果記憶手段をさらに備えることを特徴とする復号装置。

- 30. 請求の範囲第27項に記載の復号装置であって、
- 15 前記第2の演算手段が前記P個のチェックノードの演算の他の一部と、前記P個のバリアブルノードの演算を行うことにより得られるP個の枝に対応する第2の復号途中結果を同時に読み書きする第2の復号途中結果記憶手段をさらに備える

ことを特徴とする復号装置。

ことを特徴とする復号装置。

20 31. 請求の範囲第30項に記載の復号装置であって、

前記第2の復号途中結果記憶手段は、前記P個のチェックノードの演算の他の一部と、前記P個のバリアブルノードの演算を行う時に読み出される枝に対応する前記第2の復号途中結果を、検査行列の1を列方向に詰めるように格納する

- 25 ことを特徴とする復号装置。
  - 32. 請求の範囲第30項に記載の復号装置であって、 前記第2の復号途中結果記憶手段は、2個のシングルポート RAM (Random



Access Memory)である

ことを特徴とする復号装置。

33. 請求の範囲第32項に記載の復号装置であって、

前記2個のシングルポート RAM は、前記第2の復号途中結果を前記検査行列

100

- 5 のP列の枝に対応する前記第2の復号途中結果ずつ交互に格納する
  - ことを特徴とする復号装置。
  - 34. 請求の範囲第32項に記載の復号装置であって、

前記2個のシングルポート RAM(Random Access Memory)は、それぞれ同一のアドレスに格納している前記第2の復号途中結果を読み出す

- 10 ことを特徴とする復号装置。
  - 35. 請求の範囲第30項に記載の復号装置であって、

前記第2の復号途中結果記憶手段は、前記検査行列を表す構成行列のうちの、 重みが2以上の構成行列について、その構成行列を、重みが1の単位行列、準単 位行列、またはシフト行列の和の形で表現したときの、その重みが1の単位行列、

15 準単位行列、またはシフト行列に属する P 個の枝に対応する前記第 2 の復号途中結果を、同一のアドレスに格納する

ことを特徴とする復号装置。

36. 請求の範囲第27項に記載の復号装置であって、

LDPC 符号の受信情報を格納するとともに、P 個の前記受信情報を同時に読み 出す受信情報記憶手段をさらに備える

ことを特徴とする復号装置。

20

37. 請求の範囲第36項に記載の復号装置であって、

前記受信情報記憶手段は、前記受信情報を、前記P個のチェックノードの演算の他の一部と、前記P個のバリアブルノードの演算に必要となる順番に読み

25 出すことができるように格納する

ことを特徴とする復号装置。

38. 請求の範囲第27項に記載の復号装置であって、

15

前記第1の演算手段が前記P個のチェックノードの演算の一部を行うことにより得られる第1の復号途中結果、または前記第2の演算が前記P個のチェックノードの演算の他の一部と、前記P個のバリアブルノードの演算を行うことにより得られる第2の復号途中結果を並べ替える並べ替え手段をさらに備えることを特徴とする復号装置。

101

39. 請求の範囲第38項に記載の復号装置であって、

前記並べ替え手段は、バレルシフタで構成される

ことを特徴とする復号装置。

40. LDPC (Low Density Parity Check)符号の復号装置の復号方法で
10 あって、

P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を構成行列として、前記LDPC符号の検査行列が、複数の前記構成行列の組合せで表される場合において、

前記 LDPC 符号の復号のための P 個のチェックノードの演算を同時に行う第1の演算ステップと、

前記 LDPC 符号の復号のための P 個のバリアブルノードの演算を同時に行う第 20 2の演算ステップと

を含むことを特徴とする復号方法。

41. LDPC (Low Density Parity Check) 符号の復号をコンピュータに 行わせるプログラムであって、

前記 LDPC 符号の復号のための P 個のチェックノードの演算を同時に行う第1 25 の演算ステップと、

前記 LDPC 符号の復号のための P 個のバリアブルノードの演算を同時に行う第 2 の演算ステップと を含むことを特徴とするプログラム。

1/35

図 1




図2






図3





図 4

3/35

図 5



4/35

図 6







図 7








ह्या क





<u>図</u>
















<u>図</u>






쁘

<u>巡</u>












図17












22/35










第11~15行目の読み出し 第6~10行目の書き込み 第1~5行目の書き込み 第6~10行目の読み出し 第1~5行目の読み出し 復号途中結果格納用RAM502 復号途中結果格納用RAM503


図25




27/35











31/35






第11~15列目の読み出し 第6~10列目の書き込み 第1~5列目の書き込み 第6~10列目の読み出し 第1~5列目の読み出し 復号途中結果格納用RAM702 復号途中結果格納用RAM703

巡32

図33



PCT/JP2004/005562

35/35




図34

1

## INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2004/005562

		PCT/JP2	2004/005562		
A. CLASSIFICA Int.Cl7	ATION OF SUBJECT MATTER H03M13/09, 13/19				
According to Inte	ernational Patent Classification (IPC) or to both national	classification and IPC			
B. FIELDS SEA	B. FIELDS SEARCHED				
Minimum documentation searched (classification system followed by classification symbols)					
Int.Cl'	нозм13/00-13/53				
		Address and James and Address	a fields sorrel ad		
Jitsuyo Kokai Ji	itsuyo Shinan Koho 1971-2004 Tor	tsuyo Shinan Toroku Koho roku Jitsuyo Shinan Koho	1996-2004		
TEEE Xn	ase consulted during the international search (name of da plore (LDPC, Decode, Architecture SUDOPARITY, TEIMITSUDOAYAMARI, 1	e), IEICE Web(LDPC,			
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT		1		
Category*	Citation of document, with indication, where app		Relevant to claim No.		
P,A	JP 2003-269302 A (Fujitsu Ltd 17 October, 2003 (17.10.03), Full text; all drawings (Family: none)	d.),	1-41		
A	JP 2002-33670 A (Agere System 31 January, 2002 (31.01.02), Full text; all drawings & EP 1158682 A2 & US	ms Guardian Corp.),	1-41		
A	S. Kim et al., 'Parallel VLSI Architechtures for a Class of LDPC Codes', IEEE International Symposium on Circuits and Systems, 2002, ISCAS 2002, Vol.2, No.2002, pages 26 to 29		1-41		
	ocuments are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents:     "A" document defining the general state of the art which is not considered to be of particular relevance		"T" later document published after the in date and not in conflict with the appli the principle or theory underlying the	ication but cited to understand		
"E" earlier application or patent but published on or after the international filing date		"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive			
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other		step when the document is taken alon  "Y" document of particular relevance; the			
special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means		combined with one or more other suc	ch documents, such combination		
"P" document published prior to the international filing date but later than the priority date claimed		being obvious to a person skilled in the "&" document member of the same patent			
Date of the actual completion of the international search 12 July, 2004 (12.07.04)		Date of mailing of the international search report 27 July, 2004 (27.07.04)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
		Telephone No.	<u> </u>		
Facsimile No	•	_ ~ ~ · · · · · · · · · · · · · · · · ·			



国際出願番号 PCT/JP2004/005562

<b>当</b> 院嗣全報行	国际山城市 7 7 17 17 20 0			
A. 発明の属する分野の分類 (国際特許分類 (IPC))				
Int. Cl7 H03M13/09, 13/19				
B. 調査を行った分野				
調査を行った最小限資料(国際特許分類(IPC))				
Int. Cl' H03M13/00-13/53				
最小限資料以外の資料で調査を行った分野に含まれるもの				
日本国実用新案公報 1922-1996年				
日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年				
日本国登録実用新案公報 1994-2004年				
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)				
IEEE Xplore (LDPC, Decode, Architecture) IEICE Web (LDPC, 低密度パリティ, 低密度誤り, 復号)				
C. 関連すると認められる文献		•		
引用文献の		関連する 請求の範囲の番号		
カテゴリー* 引用文献名 及び一部の箇所が関連する				
PA JP 2003-269302 A 10.17,全文,全図(ファミリ		1-41		
A JP2002-33670 A (ア ン コーポレーション) 2002. & EP 1158682 A2	01.31,全文,全図	1-41		
A S. Kim et al, 'Parallel VLSI Ard PC Codes', IEEE International Syems, 2002, ISCAS 2002, Volume 2,	mposium on Circuits and Syst	1-41		
□ C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。				
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願目前の出願または特許であるが、国際出願日以後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の選修に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献				
国際調査を完了した日 12.07.2004 国際調査報告の発送日 27.7.2004				
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP)	特許庁審査官(権限のある職員) 田中 庸介	5K 8529		
郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3555		